JPH04360578A - 固体撮像素子及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は駆動に要する消費電力
の少ない固体撮像素子（イメージセンサ）及びその製造
方法に関するものである。

【０００２】

【従来の技術】近年のイメージセンサの高集積化に伴い
、イメージセンサの駆動に要する消費電力が増大してき
ている。集積密度の増大とともに集積される画素数が増
え、例えば１次元イメージセンサでは１００００画素で
ダイサイズが長辺で８０ｍｍ程度にも達している。従っ
て内部の電極容量が増大しており高速駆動のために消費
電力の著しい増大を招いている。図３（ａ）　は従来の
２相ＣＣＤ型イメージセンサ内部の電荷転送電極の構造
を示す図である。図において、１は例えばＰ型の半導体
基板、２はＰ型の半導体基板１に形成されたＣＣＤの埋
め込みチャンネル（ｎ型の不純物領域）、３ａ〜３ｄは
ポリシリコン等で形成された第１層目の転送電極、４ａ
〜４ｄは隣接する第１層目の転送電極３ａ〜３ｄの一部
を覆うようにして設けられた第２層目の転送電極、５は
２相駆動ＣＣＤでの電荷転送方向を決めるためのＰ型不
純物を導入したポテンシャルバリア領域である。但し、
通常ポテンシャルバリア領域はポテンシャルを制御する
程度の不純物量とし、Ｐ型には反転しない程度の不純物
が導入されている。また６ａ〜６ｃ，７ａ〜７ｃは上記
第１層目及び第２層目の転送電極３，４間の寄生容量で
あり、８は転送電極の対基板容量である。

【０００３】次に駆動時の動作について説明する。図３
（ｂ）　はクロックφ１，φ２に駆動電圧を印加してい
ない時のチャンネルポテンシャルを示したものである。 また図中Ｑは信号電荷を模式的に示したものである。さ
らに図３（ｃ）　は上記クロックφ１に低レベルの駆動
電流を、またφ２に高レベルの駆動電流を印加したとき
のポテンシャル図であり、クロックφ１が印加される電
極下の信号電荷が、クロックφ２が印加されより深いポ
テンシャルが形成されている電極下に転送されているこ
とを模式的に示している。

【０００４】上記のように構成された固体撮像素子にお
いて印加されるクロック電圧とチャンネルポテンシャル
は次の条件を満足するように設定されている。 　　　　Ｖｂａ＜Ｖｓｔ＜Ｖｂａ＋Ｖｃｌｋ＜Ｖｓｔ＋
Ｖｃｌｋ　　…（１）　ここでＶｃｌｋは駆動クロック
の振幅である。

【０００５】ところでイメージセンサの駆動に際し、消
費電流の点で問題となる寄生容量は上記電極間の容量７
ａ〜７ｃ及び転送電極の対基板容量８であるが、転送電
極の対基板容量８は埋め込みチャンネル２を介した対基
板容量となるため、通常上記電極間の容量７に比べ非常
に小さい容量である。なお電極間の容量６ａ〜６ｃは駆
動時に第１及び第２層目の転送電極３ａ（３ｂ，…３ｄ
），４ａ（４ｂ，…４ｄ）間に同一のクロックを供給す
るため消費電力には寄与しない。

【０００６】

【発明が解決しようとする課題】従来の固体撮像素子は
以上のように構成されており、低消費電力化のためには
電位の異なる２相のクロックが印加される第１及び第２
層目の転送電極間の７ａ〜７ｃで示す寄生容量を低減す
る必要があった。そしてこの容量を低減させるためには
これら２層の電極４ａ（４ｂ，４ｃ）及び３ｂ（４ｃ，
４ｄ）間のオーバーラップを減らす必要があるが、オー
バーラップがなくなってしまうとその間隙にポテンシャ
ルの凹凸が発生してしまい、転送効率の劣化を招くこと
となる。このため転送電極形成時の製造マージンから１
〜１．５μｍ程度の電極のオーバーラップを必要として
おり、従って上述したような２層の電極間の寄生容量７
を十分に低減することは不可能であった。

【０００７】この発明は上記のような問題点を解消する
ためになされたもので、寄生容量を充分に低減でき消費
電力化の小さい固体撮像素子を得ることを目的とし、さ
らにその製造方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】この発明に係る固体撮像
素子は、第２層目の転送電極を、同一のクロックが印加
され、かつ隣接する第１層目の転送電極のみを覆うよう
にして設け、かつ上記第２層目の転送電極と隣接し、異
なるクロックが印加される第１層目の転送電極との間の
バリア領域に、これら電極間のポテンシャルレベルを所
定の値に固定する電位固定領域を設けたものである。

【０００９】またこの発明に係る固体撮像素子の製造方
法は、オーバーラップしていない領域を有する第２層目
の転送電極と第１層目の転送電極とをマスクとして不純
物注入を行ない、上記バリア領域に電位固定領域を設け
るようにしたものである。

【００１０】

【作用】この発明における固体撮像素子は、同一のクロ
ックが印加され、かつ隣接する第１層目の転送電極のみ
を覆うようにして第２層目の転送電極を設け、該第２層
目の転送電極と、異なるクロックが印加される第１層目
の転送電極間のオーバーラップをなくしたから、異なる
クロックが印加される電極間の寄生容量が低減され、ま
た第２層目の転送電極と隣接し、異なるクロックが印加
される第１層目の転送電極との間のバリア領域に、これ
ら電極間のポテンシャルレベルを所定の値に固定する電
位固定領域を設けたから、上記電極間を離間させてもポ
テンシャルの凹凸が発生することがない。

【００１１】またこの発明における固体撮像素子の製造
方法は、オーバーラップしていない領域を有する第２層
目の転送電極と第１層目の転送電極とをマスクとして不
純物注入を行ない、上記バリア領域に電位固定領域を設
けるようにしたから、高い精度で電位固定領域を形成す
ることができる。

【００１２】

【実施例】以下この発明の一実施例による固体撮像素子
を図１（ａ）　について説明する。図１（ａ）　におい
て、図３と同一符号は同一または相当部分を示し、１１
は２相ＣＣＤの転送方向を決めるための不純物注入領域
、１３は２層目の転送電極で、隣接することなるクロッ
ク相が印加される第１層目の転送電極と離れて形成され
ている。 また１２は異なるクロックφ２及びφ１が印加される転
送電極１３ａ（１３ｂ，１３ｃ），３ｂ（３ｃ，３ｄ）
間のギャップのチャンネルポテンシャルを固定するため
の第２の不純物注入領域（電位固定領域）であり、埋め
込みチャンネル２の表面がＰ型に反転する程度の不純物
量が導入されている。また１４はφ１，φ２の異なるク
ロック相間の電極寄生容量であり、前述の図３（ａ）　
の容量７に相当するものである。なお説明を簡略化する
ため図３（ａ）　に示した６，８等の寄生容量の記載は
ここでは省略する。このように異なるクロック相の電極
が重なり合わない構造が実現され、これら電極間の寄生
容量が低減（７＞１４）できる構造となっている。

【００１３】次に動作について説明する。図１（ｂ）　
は両電極に駆動電圧を印加しない場合（両者とも低レベ
ルとする）のチャンネルポテンシャルを示したものであ
る。 このとき、チャンネルポテンシャルは次の条件を満足す
るように設定する必要がある。 Ｖｂａ＜Ｖｓｔ＜Ｖｐｉｎ　　　　　　　　　　　　　
　　　…（２）

【００１４】図１（ｃ）　はクロックφ
２が印加される電極に高レベルの駆動電圧を印加し、ク
ロックφ１が印加される電極には低レベルの駆動電圧を
印加したときのチャンネルポテンシャルを示したもので
あり、第２の不純物注入領域１２で示す領域は基板表面
のＰ型不純物によりピンニングの状態に設定され、クロ
ックφ１，φ２が供給される両方の転送電極に印加され
た電位に関係なくそのチャンネルポテンシャルは一定電
位（Ｖｐｉｎ）に保たれている。従って図１（ｃ）　に
示される駆動条件下ではクロックφ１が印加される電極
下にあった信号電荷Ｑは、クロックφ２が印加される電
極下に転送されることになる。印加するクロック振幅及
びチャンネルポテンシャルとしては（２）　式に加え次
式を満足するように設定されている。 Ｖｓｔ＜Ｖｐｉｎ＜Ｖｂａ＋Ｖｃｌｋ　　　　　　…（
３）

【００１５】次に製造方法について図２を用いて説
明する。まず図２（ａ）　に示すようにＰ型半導体基板
１にＮ型の不純物を導入し、埋め込みチャンネル２を形
成する。 次にゲート絶縁膜となる薄い酸化膜（図示せず）を形成
した後、第１層目のポリシリコン転送電極３を形成する
（図２（ｂ）　）。その後この第１層目のポリシリコン
転送電極３をマスクとするイオン注入によりＰ型不純物
を投入しポテンシャルバリアとなる第１の不純物注入領
域１１を形成する（図２（ｃ）　）。さらにゲート酸化
膜（図示せず）を形成した後、第２層目のポリシリコン
転送電極１３を図２（ｄ）のように、隣接する同一相の
クロックが印加される第１層目の転送電極の一部を覆う
ようにして形成する。最後に第１層目の転送電極３と第
２層目の転送電極１３とをマスクとしてＰ型の不純物を
導入し第２の不純物注入領域１２を形成する。このよう
なプロセスを用いることにより、各不純物注入領域１１
，１２は転送電極に対しセルフアライメントで形成する
ことができ、高精度なデバイス構造を容易に形成するこ
とができる。

【００１６】このように本実施例によれば、それぞれ異
なる相のクロックφ２，φ１が印加され、かつ隣接する
第２及び第１層目の転送電極（例えば１３ａと３ｂ）間
では、第２層目の転送電極１３ａを同相のクロックφ２
が印加され、かつ隣接する第１層目の転送電極３ａのみ
を覆うようにして形成し、異なるクロックφ１が印加さ
れる第１層目の転送電極３ｂと離間させてギャップを設
け電極間のオーバーラップをなくしたから、異なるクロ
ックが印加される電極１３ａ，電極３ｂ間の寄生容量１
４ａが従来よりも低減され（１４ａ＜７ａ）、また上記
第２目の転送電極１３ａと第１層目の転送電極３ｂとの
間ギャップ領域の第１の不純物注入領域１１ａに、これ
ら電極間のポテンシャルレベルを所定の値Ｖｐｉｎ（Ｖ
ｂａ＜Ｖｓｔ＜Ｖｐｉｎ　　）に固定する第２の不純物
注入領域１２ａを設けたから、上記電極間を離間させて
もポテンシャルの凹凸が発生することがなく高効率な電
荷転送を行うことができる。

【００１７】また同一相のクロックφ２が印加される第
１層目の転送電極（例えば３ａ）と第２層目の転送電極
（例えば１３ａ）と、クロックφ１が印加される第１層
目の転送電極（例えば３ｂ）と第２層目の転送電極（例
えば１３ｂ）との間の第１の不純物注入領域（例えば１
１ａ）に、これら第１及び第２層目の転送電極をマスク
として不純物注入を行い、自己整合的に第２の不純物注
入領域（例えば１２ａ）を設けるようにしたから、簡単
な方法で高精度なデバイス構造を得ることができる。

【００１８】上記第２の不純物注入領域１２のポテンシ
ャルを、埋め込みチャンネル形成条件の下、（２）　式
及び（３）　式で示した条件に設定するために、図２（
ｄ）　で示す工程でのＰ型の不純物導入時にＮ型不純物
を合わせて導入することもありうる。すなわち、埋め込
みチャンネル２のＮ型不純物の濃度が薄い場合には、表
面の浅い部分に第２の不純物注入領域１２を設けようと
しても、下方の基板１に到達する深いチャネル層２まで
不純物が注入され、チャネル層２のポテンシャルレベル
の方が、第２の不純物領域１２のポテンシャルよりも大
きくなってしまい（２）　式の条件を満たさなくなって
しまうことがあるためである。しかるに図２（ｄ）　で
示す工程でＮ型の不純物を併用することにより、（２）
　式で示す条件を満たす第２の不純物注入領域１２を形
成することができる。

【００１９】なお上記実施例では半導体基板がＰ型のも
のについて説明したが、Ｐウェル中に作られる場合につ
いても同様の効果を奏する。

【００２０】また上記実施例では２相クロック駆動のＣ
ＣＤについて説明したが、２相以外のクロックで駆動さ
れるＣＣＤについても、隣接する異なるクロックが印加
される電極間において上述した電極構造を用いることで
同様の効果を期待することができる。

【００２１】さらにＮ型の基板上にＰ型の埋め込みチャ
ンネルを形成する場合は、全ての不純物型をＰとＮに入
れ換えて考えることにより同様の効果を奏することがで
きることは自明である。

【００２２】

【発明の効果】以上のように、この発明に係る固体撮像
素子によれば、同一のクロックが印加され、かつ隣接す
る第１層目の転送電極のみを覆うようにして第２層目の
転送電極を設け、該第２層目の転送電極と、異なるクロ
ックが印加される第１層目の転送電極間のオーバーラッ
プをなくしたから、異なるクロックが印加される電極間
の寄生容量が低減され、また第２層目の転送電極と隣接
し、異なるクロックが印加される第１層目の転送電極と
の間のバリア領域に、これら電極間のポテンシャルレベ
ルを所定の値に固定する電位固定領域を設けたから、上
記電極間を離間させてもポテンシャルの凹凸が発生する
ことがなく、駆動のための消費電力が小さく高効率な電
荷転送を行うことができる固体撮像素子を得ることがで
きるという効果がある。

【００２３】またこの発明における固体撮像素子の製造
方法は、オーバーラップしていない領域を有する第２層
目の転送電極と第１層目の転送電極とをマスクとして不
純物注入を行ない、上記バリア領域に電位固定領域を設
けるようにしたから、容易に高い精度で電位固定領域を
形成することができ、ひいてはデバイスの製造精度を向
上させることができるという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による固体撮像素子の電荷
転送部の断面図及びチャンネルポテンシャルを示す図で
ある。

【図２】この発明の一実施例による固体撮像素子の製造
方法を示す図である。

【図３】従来の固体撮像素子の電荷転送部の断面図及び
チャンネルポテンシャルを示す図である。

【符号の説明】

１　　　　　　　　半導体基板 ２　　　　　　　　埋め込みチャホネル領域３　　　　
　　　　第１層目の転送電極４，１３　　第２層目の転
送電極 ５，１１　　ポテンシャルバリア領域 ７，１４　　寄生容量

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　第１導電型の半導体基板に形成された
   第２導電型のチャンネル層と、上記基板上に配置された
   第１層目の転送電極及び該第１層目の転送電極の一部を
   覆うようにして設けられた第２層目の転送電極と、上記
   チャンネル層に設けられ、上記転送電極の異なるクロッ
   クが印加される電極間のポテンシャルバリアとなるバリ
   ア領域とを備えた固体撮像素子において、上記第２層目
   の転送電極を、隣接する同一のクロックが印加される第
   １層目の転送電極のみを覆うように形成し、かつ該第２
   層目の転送電極と隣接し、異なるクロックが印加される
   第１層目の転送電極との間の上記バリア領域に、これら
   電極間のポテンシャルレベルを所定の値に固定する電位
   固定領域を設けたことを特徴とする固体撮像素子。
2. 【請求項２】　　請求項１記載の固体撮像素子を製造す
   る方法において、上記第１層目の転送電極のうち同一の
   クロックが印加される第１層目の転送電極上方のみを覆
   うようにして第２層目の転送電極を形成する工程と、上
   記バリア領域に、上記第１及び第２層目の転送電極をマ
   スクとして第１導電型の不純物の注入を行い上記バリア
   層に電位固定領域を形成する工程とを含むことを特徴と
   する固体撮像素子の製造方法。
3. 【請求項３】　　上記バリア層に電位固定領域を形成す
   る工程を、第１導電型の不純物に第２導電型の不純物を
   加えて行なうようにしたことを特徴とする請求項２記載
   の固体撮像素子の製造方法。