JPH04361348A - データ転送方法 - Google Patents
データ転送方法Info
- Publication number
- JPH04361348A JPH04361348A JP13736791A JP13736791A JPH04361348A JP H04361348 A JPH04361348 A JP H04361348A JP 13736791 A JP13736791 A JP 13736791A JP 13736791 A JP13736791 A JP 13736791A JP H04361348 A JPH04361348 A JP H04361348A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data buffer
- channel
- output
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 7
- 239000000872 buffer Substances 0.000 claims abstract description 73
- 238000010586 diagram Methods 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はデータ転送方法に関し、
中央処理装置に接続の主記憶装置とチャネル装置に接続
の入出力装置とにデータの送受を行わせるチャネル制御
装置を有するデータ転送方法に関する。
中央処理装置に接続の主記憶装置とチャネル装置に接続
の入出力装置とにデータの送受を行わせるチャネル制御
装置を有するデータ転送方法に関する。
【０００２】
【従来の技術】従来のデータ転送方法において、チャネ
ル制御装置は、接続された中央処理装置と主記憶装置か
らのデータをチャネル装置経由で入出力装置に転送する
とき、一つのチャネル装置配下に接続される入出力装置
の転送性能に応じチャネル装置内部に大きさ固定の先取
りデータバッファを備えているため、チャネル装置配下
に接続される入出力装置の転送性能別に異なるチャネル
装置を構成している。
ル制御装置は、接続された中央処理装置と主記憶装置か
らのデータをチャネル装置経由で入出力装置に転送する
とき、一つのチャネル装置配下に接続される入出力装置
の転送性能に応じチャネル装置内部に大きさ固定の先取
りデータバッファを備えているため、チャネル装置配下
に接続される入出力装置の転送性能別に異なるチャネル
装置を構成している。
【０００３】
【発明が解決しようとする課題】上述した従来のデータ
転送方法におけるチャネル制御装置は、一つのチャネル
装置内部に大きさ固定の先取りデータバッファを備えて
いるため、チャネル装置配下に接続される入出力装置の
転送性能が上がる度に高性能のチャネル装置を設けなけ
ればならないという問題がある。また、チャネル装置配
下に転送性能の異なる入出力装置を接続した場合に、高
い性能の入出力装置の転送に必要な先取りデータバッフ
ァを用意しているので、低い転送性能の入出力装置に接
続されている先取りデータバッファに無駄が生じてしま
う問題があった。また、近年の入出力装置は益々高速化
が進み転送性能の高い入出力装置と、低い入出力装置の
組合せが避けられない現状なので、先取りデータバッフ
ァの無駄も増大するという問題がある。
転送方法におけるチャネル制御装置は、一つのチャネル
装置内部に大きさ固定の先取りデータバッファを備えて
いるため、チャネル装置配下に接続される入出力装置の
転送性能が上がる度に高性能のチャネル装置を設けなけ
ればならないという問題がある。また、チャネル装置配
下に転送性能の異なる入出力装置を接続した場合に、高
い性能の入出力装置の転送に必要な先取りデータバッフ
ァを用意しているので、低い転送性能の入出力装置に接
続されている先取りデータバッファに無駄が生じてしま
う問題があった。また、近年の入出力装置は益々高速化
が進み転送性能の高い入出力装置と、低い入出力装置の
組合せが避けられない現状なので、先取りデータバッフ
ァの無駄も増大するという問題がある。
【０００４】
【課題を解決するための手段】本発明のデータ転送方法
は、主記憶装置と中央処理装置とに接続され複数のチャ
ネル装置を制御し前記主記憶装置と前記チャネル装置に
接続される入出力装置との間のデータ転送を行うチャネ
ル制御装置において、前記複数チャネル装置に転送する
データを一時記憶する共用の先取りデータバッファと、
初期設定時に前記中央処理装置から配下に接続される前
記入出力装置の転送性能を受信し記憶する第１の手段と
、前記先取りデータバッファの使用状況を管理し記憶し
た前記入出力装置の転送性能に応じて前記先取りデータ
バッファの使用領域を確保する第２の手段と、確保した
前記先取りデータバッファの前記使用領域に応じたメモ
リアクセスを行い前記主記憶装置と前記入出力装置との
間のデータ転送制御を行う第３の手段とを備える。
は、主記憶装置と中央処理装置とに接続され複数のチャ
ネル装置を制御し前記主記憶装置と前記チャネル装置に
接続される入出力装置との間のデータ転送を行うチャネ
ル制御装置において、前記複数チャネル装置に転送する
データを一時記憶する共用の先取りデータバッファと、
初期設定時に前記中央処理装置から配下に接続される前
記入出力装置の転送性能を受信し記憶する第１の手段と
、前記先取りデータバッファの使用状況を管理し記憶し
た前記入出力装置の転送性能に応じて前記先取りデータ
バッファの使用領域を確保する第２の手段と、確保した
前記先取りデータバッファの前記使用領域に応じたメモ
リアクセスを行い前記主記憶装置と前記入出力装置との
間のデータ転送制御を行う第３の手段とを備える。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００６】図１は本発明の一実施例のブロック図であ
り、チャネル制御装置３００の配下にチャネル装置４０
０〜４０４を四つ接続した場合を示す。
り、チャネル制御装置３００の配下にチャネル装置４０
０〜４０４を四つ接続した場合を示す。
【０００７】図１において、中央処理装置１００は、演
算処理を行う装置であり、データの入出力処理を行うと
きにチャネル制御装置３００に対して入出力命令１を発
行し、また、チャネル制御装置３００の初期設定時にチ
ャネル制御装置３００の配下に接続されている全ての入
出力装置の転送性能情報１７を与える。
算処理を行う装置であり、データの入出力処理を行うと
きにチャネル制御装置３００に対して入出力命令１を発
行し、また、チャネル制御装置３００の初期設定時にチ
ャネル制御装置３００の配下に接続されている全ての入
出力装置の転送性能情報１７を与える。
【０００８】主記憶装置２００は、中央処理装置１００
とチャネル制御装置３００とに接続されておりチャネル
装置４００〜４０４を介して中央処理装置１００の必要
とする入出力装置５００〜５０１のデータを読みだしま
たは書き込みを行う記憶装置であり、チャネル制御装置
３００から発行される一回のメモリリクエスト３に対し
１ワードのメモリリプライ４を送出する。
とチャネル制御装置３００とに接続されておりチャネル
装置４００〜４０４を介して中央処理装置１００の必要
とする入出力装置５００〜５０１のデータを読みだしま
たは書き込みを行う記憶装置であり、チャネル制御装置
３００から発行される一回のメモリリクエスト３に対し
１ワードのメモリリプライ４を送出する。
【０００９】チャネル制御装置３００は、中央処理装置
１００の発行する入出力命令１に従いチャネル装置４０
０〜４０１を制御して主記憶装置２００と入出力装置５
００〜５０１との間のデータ転送を行う装置である。
１００の発行する入出力命令１に従いチャネル装置４０
０〜４０１を制御して主記憶装置２００と入出力装置５
００〜５０１との間のデータ転送を行う装置である。
【００１０】チャネル装置４００，４０１，…４０３は
、入出力装置５００，５０１，…５０３とのインタフェ
ースを制御し、チャネル制御装置３００から受信した転
送出力データ７を入出力装置５００〜５０４へ転送する
装置である。
、入出力装置５００，５０１，…５０３とのインタフェ
ースを制御し、チャネル制御装置３００から受信した転
送出力データ７を入出力装置５００〜５０４へ転送する
装置である。
【００１１】チャネル制御回路３０１は、中央処理装置
１００から受信した入出力命令１を解読し処理する回路
であり、中央処理装置１００から送られた入出力命令１
の指定する入出力装置５００〜５０４の転送性能を入出
力装置転送性能テーブル３０８から読みだし、入出力装
置５００〜５０４の転送性能に応じた先取りデータバッ
ファ領域を確保し、データ転送制御回路３０４とチャネ
ル装置４００〜４０４にデータ転送の指示を与える回路
である。
１００から受信した入出力命令１を解読し処理する回路
であり、中央処理装置１００から送られた入出力命令１
の指定する入出力装置５００〜５０４の転送性能を入出
力装置転送性能テーブル３０８から読みだし、入出力装
置５００〜５０４の転送性能に応じた先取りデータバッ
ファ領域を確保し、データ転送制御回路３０４とチャネ
ル装置４００〜４０４にデータ転送の指示を与える回路
である。
【００１２】先取りデータバッファ３０２は、データ転
送に先立って主記憶装置２００から読みだした転送デー
タを格納するバッファであり、先取りデータバッファ制
御回路３０３から指定されたアドレスへデータを書き込
み，読み出しするバッファである。
送に先立って主記憶装置２００から読みだした転送デー
タを格納するバッファであり、先取りデータバッファ制
御回路３０３から指定されたアドレスへデータを書き込
み，読み出しするバッファである。
【００１３】先取りデータバッファ制御回路３０３は、
先取りデータバッファ管理のフラグ群３０５を参照して
転送する入出力装置５０１〜５０５に割り当てられた先
取りデータバッファ３０２の使用できる領域に応じて、
書き込みアドレス１６および読み出しアドレス１５を生
成するとともに、データ転送制御回路３０４にメモリア
クセスの回数を制限し先取りデータバッファ３０２のデ
ータ量を制御する回路であり、入出力装置５００〜５０
４に割り当てられた先取りデータバッファ３０２の使用
領域が一杯になるとリクエスト抑止信号１３を出力し、
又、メモリリクエストを行った順にそのメモリリクエス
トのチャネル装置番号を記憶しておき、データ入力レジ
スタ３０６がメモリリプライ４を受信する度に先取りデ
ータバッファ３０２の書き込みアドレス１６を出力し、
チャネル装置４００〜４０４にメモリリプライデータを
出力するときに先取りデータバッファ３０２の読み出し
アドレス１５と転送するチャネル装置番号１１を送出す
る。
先取りデータバッファ管理のフラグ群３０５を参照して
転送する入出力装置５０１〜５０５に割り当てられた先
取りデータバッファ３０２の使用できる領域に応じて、
書き込みアドレス１６および読み出しアドレス１５を生
成するとともに、データ転送制御回路３０４にメモリア
クセスの回数を制限し先取りデータバッファ３０２のデ
ータ量を制御する回路であり、入出力装置５００〜５０
４に割り当てられた先取りデータバッファ３０２の使用
領域が一杯になるとリクエスト抑止信号１３を出力し、
又、メモリリクエストを行った順にそのメモリリクエス
トのチャネル装置番号を記憶しておき、データ入力レジ
スタ３０６がメモリリプライ４を受信する度に先取りデ
ータバッファ３０２の書き込みアドレス１６を出力し、
チャネル装置４００〜４０４にメモリリプライデータを
出力するときに先取りデータバッファ３０２の読み出し
アドレス１５と転送するチャネル装置番号１１を送出す
る。
【００１４】データ転送制御装置３０４は、チャネル制
御回路３０１のデータ転送指示８に従い主記憶装置２０
０をアクセスする回路であり、先取りデータバッファ制
御回路３０３からチャネル毎のリクエスト抑止信号１３
が出力されるまで各チャネル装置４００〜４０４毎のメ
モリリクエスト３を送出し続け、メモリリクエスト３を
１回送出する毎にチャネル装置４００〜４０４毎のリク
エスト送出信号１４を先取りデータバッファ制御回路３
０３へ送信する。
御回路３０１のデータ転送指示８に従い主記憶装置２０
０をアクセスする回路であり、先取りデータバッファ制
御回路３０３からチャネル毎のリクエスト抑止信号１３
が出力されるまで各チャネル装置４００〜４０４毎のメ
モリリクエスト３を送出し続け、メモリリクエスト３を
１回送出する毎にチャネル装置４００〜４０４毎のリク
エスト送出信号１４を先取りデータバッファ制御回路３
０３へ送信する。
【００１５】フラグ群３０５は、先取りデータバッファ
３０２の単位領域当りに１つのフラグを当てており、チ
ャネル装置番号と使用中ビットで構成され、対応する先
取りデータバッファ３０２の単位領域がチャネル制御装
置３００に接続されるチャネル装置４００〜４０４がデ
ータ転送で使用中の時にそのチャネル装置４００〜４０
４の番号と使用中ビット“１”とが設定され、使用中で
ない時は使用中ビット“０”と設定されるフラグであり
、セット／リセットはチャネル制御回路３０１が先取り
データバッファ３０２の使用状況を常時表示している。
３０２の単位領域当りに１つのフラグを当てており、チ
ャネル装置番号と使用中ビットで構成され、対応する先
取りデータバッファ３０２の単位領域がチャネル制御装
置３００に接続されるチャネル装置４００〜４０４がデ
ータ転送で使用中の時にそのチャネル装置４００〜４０
４の番号と使用中ビット“１”とが設定され、使用中で
ない時は使用中ビット“０”と設定されるフラグであり
、セット／リセットはチャネル制御回路３０１が先取り
データバッファ３０２の使用状況を常時表示している。
【００１６】データ入力レジスタ３０６は、主記憶装置
２００からのメモリリプライ４を受信し先取りデータバ
ッファ３０２に書き込みためのレジスタである。データ
出力レジスタ３０７は、先取りデータバッファ３０２か
ら読みだしたデータを先取りデータバッファ制御回路３
０３から出力されたチャネル装置番号１１で指定された
チャネル装置４００〜４０４へ送出するためのレジスタ
である。入出力装置転送性能テーブル３０８は、チャネ
ル制御装置３００の初期設定時に中央処理装置１００か
ら与えられたチャネル制御装置３００に接続されている
全ての入出力装置５００〜５０４の転送性能を記憶して
おくメモリである。
２００からのメモリリプライ４を受信し先取りデータバ
ッファ３０２に書き込みためのレジスタである。データ
出力レジスタ３０７は、先取りデータバッファ３０２か
ら読みだしたデータを先取りデータバッファ制御回路３
０３から出力されたチャネル装置番号１１で指定された
チャネル装置４００〜４０４へ送出するためのレジスタ
である。入出力装置転送性能テーブル３０８は、チャネ
ル制御装置３００の初期設定時に中央処理装置１００か
ら与えられたチャネル制御装置３００に接続されている
全ての入出力装置５００〜５０４の転送性能を記憶して
おくメモリである。
【００１７】次に本実施例の動作について説明すると、
中央処理装置１００がチャネル制御装置３００に対し入
出力命令１を発行し、チャネル制御装置３００では入出
力命令１をチャネル制御回路３０１で解読し、データ転
送を行う入出力装置５００〜５０４の転送性能を確認し
、先取りデータバッファ管理のフラグ群３０５を参照し
て先取りデータバッファ３０２の使用状況により入出力
命令１を実行可能であるかどうか判定し、もし入出力命
令１を実行するのに必要な先取りデータバッファ３０２
の使用領域が足りない場合には中央処理装置１００に対
し先取りバッファビジー（ＢＵＳＹ）のため実行不可能
を知らせる。
中央処理装置１００がチャネル制御装置３００に対し入
出力命令１を発行し、チャネル制御装置３００では入出
力命令１をチャネル制御回路３０１で解読し、データ転
送を行う入出力装置５００〜５０４の転送性能を確認し
、先取りデータバッファ管理のフラグ群３０５を参照し
て先取りデータバッファ３０２の使用状況により入出力
命令１を実行可能であるかどうか判定し、もし入出力命
令１を実行するのに必要な先取りデータバッファ３０２
の使用領域が足りない場合には中央処理装置１００に対
し先取りバッファビジー（ＢＵＳＹ）のため実行不可能
を知らせる。
【００１８】中央処理装置１００は、先取りバッファＢ
ＵＳＹの時には別の入出力制御装置パスを選択して入出
力命令１を発行する。もし、入出力命令１を実行可能な
場合は先取りデータバッファ管理のフラグ群３０５にチ
ャネル装置番号と使用中ビット“１”をセットし入出力
命令１の実行に必要な先取りデータバッファ３０２と使
用領域を確保する。そして、入出力命令１で指定された
入出力装置５００〜５０４が接続されているチャネル装
置４００〜４０４に対し信号線９を介しデータ転送の開
始を知らせる。通知を受けたチャネル装置４００〜４０
４は、入出力データ待の状態となる。また、チャネル制
御回路３０１は、データ転送制御回路３０４に転送制御
情報８を与えメモリアクセスを開始させる。転送制御情
報８を受けたデータ転送制御回路３０４は、メモリリク
エスト３の送出を開始して１回のメモリリクエストを行
う毎に先取りデータバッファ制御回路３０３にリクエス
ト送出信号１４を送り、先取りデータバッファ制御回路
３０３からリクエスト抑止信号１３が出力されるまでメ
モリリクエスト３を送出し続ける。
ＵＳＹの時には別の入出力制御装置パスを選択して入出
力命令１を発行する。もし、入出力命令１を実行可能な
場合は先取りデータバッファ管理のフラグ群３０５にチ
ャネル装置番号と使用中ビット“１”をセットし入出力
命令１の実行に必要な先取りデータバッファ３０２と使
用領域を確保する。そして、入出力命令１で指定された
入出力装置５００〜５０４が接続されているチャネル装
置４００〜４０４に対し信号線９を介しデータ転送の開
始を知らせる。通知を受けたチャネル装置４００〜４０
４は、入出力データ待の状態となる。また、チャネル制
御回路３０１は、データ転送制御回路３０４に転送制御
情報８を与えメモリアクセスを開始させる。転送制御情
報８を受けたデータ転送制御回路３０４は、メモリリク
エスト３の送出を開始して１回のメモリリクエストを行
う毎に先取りデータバッファ制御回路３０３にリクエス
ト送出信号１４を送り、先取りデータバッファ制御回路
３０３からリクエスト抑止信号１３が出力されるまでメ
モリリクエスト３を送出し続ける。
【００１９】先取りデータバッファ制御回路３０３は、
先取りデータバッファ管理のフラグ群３０５を参照して
転送中の入出力装置５００〜５０４のメモリリクエスト
が、転送中の入出力装置５００〜５０４に割り当てられ
た先取りデータバッファ３０２の使用領域一杯になると
、データ転送制御回路３０４に対しリクエスト抑止信号
１３を出力する。また、複数のチャネル装置４００〜４
０４が同時に転送動作を行っている様な場合は、各チャ
ネル装置４００〜４０４に割り当てられた先取りデータ
バッファ３０２の使用領域に応じて各チャネル装置４０
０〜４０４のメモリリクエスト３を送出する。
先取りデータバッファ管理のフラグ群３０５を参照して
転送中の入出力装置５００〜５０４のメモリリクエスト
が、転送中の入出力装置５００〜５０４に割り当てられ
た先取りデータバッファ３０２の使用領域一杯になると
、データ転送制御回路３０４に対しリクエスト抑止信号
１３を出力する。また、複数のチャネル装置４００〜４
０４が同時に転送動作を行っている様な場合は、各チャ
ネル装置４００〜４０４に割り当てられた先取りデータ
バッファ３０２の使用領域に応じて各チャネル装置４０
０〜４０４のメモリリクエスト３を送出する。
【００２０】データ入力レジスタ３０６は、メモリリプ
ライ４がくると先取りデータバッファ制御回路３０３の
指定するアドレスの先取りデータバッファ３０２にメモ
リリプライデータ５を格納する。先取りデータバッファ
３０２は、先取りデータバッファ制御回路３０３の指定
するアドレスのメモリリプライデータ５をデータ出力レ
ジスタ３０７へデータ６として出力する。データ出力レ
ジスタ３０７は、データ６を受信すると先取りデータバ
ッファ制御回路３０３に指定されたチャネル装置４００
〜４０４へ送出して、送出が完了すると先取りデータバ
ッファ制御回路３０３に対しデータ送出信号１２を送り
、データ出力の完了を知らせる。
ライ４がくると先取りデータバッファ制御回路３０３の
指定するアドレスの先取りデータバッファ３０２にメモ
リリプライデータ５を格納する。先取りデータバッファ
３０２は、先取りデータバッファ制御回路３０３の指定
するアドレスのメモリリプライデータ５をデータ出力レ
ジスタ３０７へデータ６として出力する。データ出力レ
ジスタ３０７は、データ６を受信すると先取りデータバ
ッファ制御回路３０３に指定されたチャネル装置４００
〜４０４へ送出して、送出が完了すると先取りデータバ
ッファ制御回路３０３に対しデータ送出信号１２を送り
、データ出力の完了を知らせる。
【００２１】先取りデータバッファ制御回路３０３は、
データ出力レジスタ３０７からデータ送出信号１２が来
るとリクエスト抑止信号１３を停止しデータ転送制御回
路３０４にメモリリクエスト３の送出を許可する。以上
の動作を入出力命令１で指定された転送量を完了するま
で繰り返えし、データ転送が終了するとチャネル制御回
路３０１は、中央処理装置１００に対し入出力命令１の
終了報告２を出力してチャネル制御装置３００の動作を
終了する。
データ出力レジスタ３０７からデータ送出信号１２が来
るとリクエスト抑止信号１３を停止しデータ転送制御回
路３０４にメモリリクエスト３の送出を許可する。以上
の動作を入出力命令１で指定された転送量を完了するま
で繰り返えし、データ転送が終了するとチャネル制御回
路３０１は、中央処理装置１００に対し入出力命令１の
終了報告２を出力してチャネル制御装置３００の動作を
終了する。
【００２２】図２は図１の先取りデータバッファ３０２
と先取りデータバッファ管理のフラグ群３０５の関係を
示した図であり、先取りデータバッファ３０２の単位領
域当りに１つの先取りデータバッファ管理のフラグを対
応させており、先取りデータバッファ管理フラグは、先
取りデータバッファ３０２の単位領域を使用しているチ
ャネル装置４００〜４０４のチャネル装置番号と、使用
中であるか否かを示す使用中ビットで構成され、使用中
ビットが“０”の時は対応する先取りデータバッファ３
０２の単位領域が未使用の状態であることを示す。チャ
ネル制御回路３０１は、入出力命令１の実行に必要な先
取りデータのワード数から先取りデータバッファ３０２
の単位領域の必要数割りを出し、データ転送動作に先だ
って使用するチャネル装置４００〜４０１のチャネル装
置番号と使用中ビットをセットする。データ転送動作が
終了すると速やかに使用中ビットをリセットする。
と先取りデータバッファ管理のフラグ群３０５の関係を
示した図であり、先取りデータバッファ３０２の単位領
域当りに１つの先取りデータバッファ管理のフラグを対
応させており、先取りデータバッファ管理フラグは、先
取りデータバッファ３０２の単位領域を使用しているチ
ャネル装置４００〜４０４のチャネル装置番号と、使用
中であるか否かを示す使用中ビットで構成され、使用中
ビットが“０”の時は対応する先取りデータバッファ３
０２の単位領域が未使用の状態であることを示す。チャ
ネル制御回路３０１は、入出力命令１の実行に必要な先
取りデータのワード数から先取りデータバッファ３０２
の単位領域の必要数割りを出し、データ転送動作に先だ
って使用するチャネル装置４００〜４０１のチャネル装
置番号と使用中ビットをセットする。データ転送動作が
終了すると速やかに使用中ビットをリセットする。
【００２３】
【発明の効果】以上説明したように本発明は、転送能力
の異なる入出力装置が接続されている複数のチャネル装
置の先取りデータバッファを共用し、転送動作を行う入
出力装置の転送能力に応じて先取りデータバッファの使
用量を可変にすることにより、先取りデータバッファを
効率良く使用できる。また、転送性能の高い入出力装置
と低い入出力装置を自由に接続できるので先取りデータ
バッファにも無駄ができないという効果がある。
の異なる入出力装置が接続されている複数のチャネル装
置の先取りデータバッファを共用し、転送動作を行う入
出力装置の転送能力に応じて先取りデータバッファの使
用量を可変にすることにより、先取りデータバッファを
効率良く使用できる。また、転送性能の高い入出力装置
と低い入出力装置を自由に接続できるので先取りデータ
バッファにも無駄ができないという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例の動作説明のための図である。
１００ 中央処理装置
２００ 主記憶装置
３００ チャネル制御装置
３０１ チャネル制御回路
３０２ 先取りデータバッファ
３０３ 先取りデータバッファ制御回路３０４
データ転送制御回路 ３０５ 表示フラグ ３０６ データ入力レジスタ ３０７ データ出力レジスタ
データ転送制御回路 ３０５ 表示フラグ ３０６ データ入力レジスタ ３０７ データ出力レジスタ
Claims (1)
- 【請求項１】 主記憶装置と中央処理装置とに接続さ
れ複数のチャネル装置を制御し前記主記憶装置と前記チ
ャネル装置に接続される入出力装置との間のデータ転送
を行うチャネル制御装置において、前記複数チャネル装
置に転送するデータを一時記憶する共用の先取りデータ
バッファと、初期設定時に前記中央処理装置から配下に
接続される前記入出力装置の転送性能を受信し記憶する
第１の手段と、前記先取りデータバッファの使用状況を
管理し記憶した前記入出力装置の転送性能に応じて前記
先取りデータバッファの使用領域を確保する第２の手段
と、確保した前記先取りデータバッファの前記使用領域
に応じたメモリアクセスを行い前記主記憶装置と前記入
出力装置との間のデータ転送制御を行う第３の手段とを
備えることを特徴とするデータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13736791A JP2826780B2 (ja) | 1991-06-10 | 1991-06-10 | データ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13736791A JP2826780B2 (ja) | 1991-06-10 | 1991-06-10 | データ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04361348A true JPH04361348A (ja) | 1992-12-14 |
| JP2826780B2 JP2826780B2 (ja) | 1998-11-18 |
Family
ID=15197030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13736791A Expired - Lifetime JP2826780B2 (ja) | 1991-06-10 | 1991-06-10 | データ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2826780B2 (ja) |
-
1991
- 1991-06-10 JP JP13736791A patent/JP2826780B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2826780B2 (ja) | 1998-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100284718B1 (ko) | 타이머 관리자 | |
| US5890203A (en) | Data transfer device for transfer of data distributed and stored by striping | |
| JPH04361348A (ja) | データ転送方法 | |
| JP3259095B2 (ja) | データ転送方法 | |
| JP2000227895A (ja) | 画像データ転送装置および画像データ転送方法 | |
| JP3201439B2 (ja) | ダイレクト・メモリ・アクセス・制御回路 | |
| JP2752834B2 (ja) | データ転送装置 | |
| US7779083B2 (en) | Message transmitting queue and associated method | |
| JPS6031647A (ja) | デ−タ処理装置 | |
| JPH0962633A (ja) | ネットワーク制御装置 | |
| JPH10124438A (ja) | 入出力処理装置 | |
| KR0145932B1 (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
| JP2000132527A (ja) | プロセッサ間通信制御装置 | |
| JPH05204830A (ja) | 入出力制御装置 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JPH0833869B2 (ja) | データ処理装置 | |
| JPH07319840A (ja) | マルチｃｐｕ装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JPH0652101A (ja) | データバッファ用マルチポートメモリ | |
| JPH052551A (ja) | Ｄｍａ転送制御方式 | |
| JPS60253083A (ja) | 記憶装置制御方式 | |
| JPH0370816B2 (ja) | ||
| JP2004206241A (ja) | データ転送制御方法及びその回路 | |
| JP2005316700A (ja) | データ転送方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110918 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110918 Year of fee payment: 13 |