JPH04361497A - サブキャリア再生器 - Google Patents
サブキャリア再生器Info
- Publication number
- JPH04361497A JPH04361497A JP13734991A JP13734991A JPH04361497A JP H04361497 A JPH04361497 A JP H04361497A JP 13734991 A JP13734991 A JP 13734991A JP 13734991 A JP13734991 A JP 13734991A JP H04361497 A JPH04361497 A JP H04361497A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- subcarrier
- phase
- circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title abstract 2
- 238000005070 sampling Methods 0.000 claims description 13
- 230000010355 oscillation Effects 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＴＶ信号のカラーバース
トからサブキャリアを再生するサブキャリア再生器に関
する。
トからサブキャリアを再生するサブキャリア再生器に関
する。
【０００２】
【従来の技術】従来のサブキャリア再生器は、位相比較
回路とループフィルタと電圧制御発振回路とでＰＬＬ（
フェーズロックドループ）を構成し、電圧制御発振回路
が出力する再生サブキャリアと、入力しているカラーバ
ーストとの位相が同期するように制御している。ところ
で、位相比較回路は、再生サブキャリアとカラーバース
トとを乗算処理して位相差を検出するが、位相差と誤差
出力との関係はＣＯＳ波状に変化し、再生サブキャリア
とカラーバーストとの位相差が９０°のとき誤差出力は
０となり、この点で位相結合が行われる。
回路とループフィルタと電圧制御発振回路とでＰＬＬ（
フェーズロックドループ）を構成し、電圧制御発振回路
が出力する再生サブキャリアと、入力しているカラーバ
ーストとの位相が同期するように制御している。ところ
で、位相比較回路は、再生サブキャリアとカラーバース
トとを乗算処理して位相差を検出するが、位相差と誤差
出力との関係はＣＯＳ波状に変化し、再生サブキャリア
とカラーバーストとの位相差が９０°のとき誤差出力は
０となり、この点で位相結合が行われる。
【０００３】
【発明が解決しようとする課題】上述した従来のサブキ
ャリア再生器では、映像信号が他の番組の映像信号に切
替ったときに、例えば、入力カラーバーストの位相が１
８０°変化した場合は、誤差出力が０の状態から再び０
となるまで制御が行われるので、応答に時間がかかる。 このため、映像信号の切替時に色ずれ等が発生するとい
う問題点がある。
ャリア再生器では、映像信号が他の番組の映像信号に切
替ったときに、例えば、入力カラーバーストの位相が１
８０°変化した場合は、誤差出力が０の状態から再び０
となるまで制御が行われるので、応答に時間がかかる。 このため、映像信号の切替時に色ずれ等が発生するとい
う問題点がある。
【０００４】本発明の目的は、入力カラーバーストの位
相が大幅に変化しても高速度で応答し、色ずれ等が発生
することのないサブキャリアを再生できるサブキャリア
再生器を提供することにある。
相が大幅に変化しても高速度で応答し、色ずれ等が発生
することのないサブキャリアを再生できるサブキャリア
再生器を提供することにある。
【０００５】
【課題を解決するための手段】本発明のサブキャリア再
生器は、映像信号のカラーバーストを基にサブキャリァ
を再生するサブキャリア再生器において、制御信号に応
じてサブキャリア周波数のｎ倍（ｎは４以上の整数）の
信号を発生する発振手段と、この発振手段からの信号を
１／ｎに周波数逓降して再生サブキャリアを生成する周
波数逓降手段と、前記再生サブキャリアを受け３６０／
ｎ度単位で位相が異なるｎ個の信号を生成する遅延手段
と、この遅延手段からのｎ個の信号の内１つを切替信号
に応じて選択する切替手段と、前記再生サブキャリアと
前記カラーバーストとの位相を比較して位相差が所定値
以下となるように前記切替信号を生成する切替信号生成
手段と、前記カラーバーストと前記切替手段が選択した
信号との位相差に応じて前記制御信号を生成する制御信
号生成手段とを備えて構成されている。また、前記切替
信号生成手段は、前記カラーバーストからカラーバース
トに同期したサンプリングパルスを発生するパルス発生
回路と、前記再生サブキャリアに３６０／ｎ度の遅延を
与える遅延回路と、前記サンプリングパルスに応じて前
記遅延回路の入力信号および出力信号をサンプリングす
るラッチ回路と、このラッチ回路によってサンプリング
された信号の状態から位相差を検知して前記切替信号を
生成する位相制御回路とを具備して構成してもよい。
生器は、映像信号のカラーバーストを基にサブキャリァ
を再生するサブキャリア再生器において、制御信号に応
じてサブキャリア周波数のｎ倍（ｎは４以上の整数）の
信号を発生する発振手段と、この発振手段からの信号を
１／ｎに周波数逓降して再生サブキャリアを生成する周
波数逓降手段と、前記再生サブキャリアを受け３６０／
ｎ度単位で位相が異なるｎ個の信号を生成する遅延手段
と、この遅延手段からのｎ個の信号の内１つを切替信号
に応じて選択する切替手段と、前記再生サブキャリアと
前記カラーバーストとの位相を比較して位相差が所定値
以下となるように前記切替信号を生成する切替信号生成
手段と、前記カラーバーストと前記切替手段が選択した
信号との位相差に応じて前記制御信号を生成する制御信
号生成手段とを備えて構成されている。また、前記切替
信号生成手段は、前記カラーバーストからカラーバース
トに同期したサンプリングパルスを発生するパルス発生
回路と、前記再生サブキャリアに３６０／ｎ度の遅延を
与える遅延回路と、前記サンプリングパルスに応じて前
記遅延回路の入力信号および出力信号をサンプリングす
るラッチ回路と、このラッチ回路によってサンプリング
された信号の状態から位相差を検知して前記切替信号を
生成する位相制御回路とを具備して構成してもよい。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００７】図１は本発明の一実施例を示すブロック図
であり、入力端子３１にはカラーバーストＢｉが、入力
端子３２にはバーストフラグＢＦがそれぞれ供給される
。また、出力端子３３から再生サブキャリアＳｏが送出
される。
であり、入力端子３１にはカラーバーストＢｉが、入力
端子３２にはバーストフラグＢＦがそれぞれ供給される
。また、出力端子３３から再生サブキャリアＳｏが送出
される。
【０００８】ステップ位相可変回路２と、位相比較回路
３と、ループフィルタ４と、電圧制御発振回路（ＶＣＯ
）５と、カウンタ６とでＰＬＬを構成する。電圧制御発
振回路５は、カラーバーストＢｉと位相同期するように
制御されて、サブキャリアの４倍の周波数４ｆｓで発振
し、信号Ｓ１を出力する。カウンタ６は、電圧制御発振
回路５の出力信号を１／４にカウントダウンし、周波数
ｆｓの再生サブキャリアＳｏを出力すると共に、周波数
４ｆｓのクロックＣを生成して出力する。ここで、カウ
ンタ６が出力した再生サブキャリアＳｏは、ステップ位
相可変回路２を介して位相比較回路３へ戻されている。
３と、ループフィルタ４と、電圧制御発振回路（ＶＣＯ
）５と、カウンタ６とでＰＬＬを構成する。電圧制御発
振回路５は、カラーバーストＢｉと位相同期するように
制御されて、サブキャリアの４倍の周波数４ｆｓで発振
し、信号Ｓ１を出力する。カウンタ６は、電圧制御発振
回路５の出力信号を１／４にカウントダウンし、周波数
ｆｓの再生サブキャリアＳｏを出力すると共に、周波数
４ｆｓのクロックＣを生成して出力する。ここで、カウ
ンタ６が出力した再生サブキャリアＳｏは、ステップ位
相可変回路２を介して位相比較回路３へ戻されている。
【０００９】さて、ステップ位相比較回路１は、カラー
バーストＢｉと再生サブキャリアＳｏとの位相差を検出
し、中心となる位相に対して所定値以上の位相差がある
場合は、位相差が所定値以下になるようにステップ位相
可変回路２を制御する。いま例えば、ステップ位相可変
回路２が１ステップ当り９０°の位相調整が可能であり
、また位相差の所定値を９０°としたとき、１００°の
位相差を検出した場合は、１ステップ（−９０°）の位
相調整を行う。つまり、カラーバーストＢｉとの位相差
が１０°となった信号が位相比較回路３へ供給される。
バーストＢｉと再生サブキャリアＳｏとの位相差を検出
し、中心となる位相に対して所定値以上の位相差がある
場合は、位相差が所定値以下になるようにステップ位相
可変回路２を制御する。いま例えば、ステップ位相可変
回路２が１ステップ当り９０°の位相調整が可能であり
、また位相差の所定値を９０°としたとき、１００°の
位相差を検出した場合は、１ステップ（−９０°）の位
相調整を行う。つまり、カラーバーストＢｉとの位相差
が１０°となった信号が位相比較回路３へ供給される。
【００１０】このようにして、位相比較回路３が検出す
る位相差を常に所定値以下とすることができるので、高
速応答が可能となる。
る位相差を常に所定値以下とすることができるので、高
速応答が可能となる。
【００１１】次に、ステップ位相比較回路１およびステ
ップ位相可変回路２について、図２を参照して更に説明
する。
ップ位相可変回路２について、図２を参照して更に説明
する。
【００１２】ステップ位相比較回路１は、カラーバース
トＢｉおよびバーストフラグＢＦからサンプリングパル
スＳｃを生成するサンプリングパルス発生回路１１と、
１クロック分（サブキャリアの４倍の周波数のクロック
）の遅延時間差の信号Ｓａ，Ｓｂを出力する遅延回路１
２と、サンプリングパルスＳｃに応じて入力信号を保持
するラッチ回路１３，１５と、ラッチ回路１３によって
サンプリングされた信号ＳａおよびＳｂの状態、および
既に送出している切替信号の状態により、新たな切替信
号Ｓｄを生成する位相制御回路１４とを有している。 また、ステップ位相可変回路２は、４タップ出力の遅延
回路２１と、切替信号Ｓｄに応じて動作する４入力１出
力の切替回路２２とを有している。ここで、遅延回路２
１は、タップ当り９０°ずつ遅延した信号を生成し、切
替回路２２の入力端子に供給している。
トＢｉおよびバーストフラグＢＦからサンプリングパル
スＳｃを生成するサンプリングパルス発生回路１１と、
１クロック分（サブキャリアの４倍の周波数のクロック
）の遅延時間差の信号Ｓａ，Ｓｂを出力する遅延回路１
２と、サンプリングパルスＳｃに応じて入力信号を保持
するラッチ回路１３，１５と、ラッチ回路１３によって
サンプリングされた信号ＳａおよびＳｂの状態、および
既に送出している切替信号の状態により、新たな切替信
号Ｓｄを生成する位相制御回路１４とを有している。 また、ステップ位相可変回路２は、４タップ出力の遅延
回路２１と、切替信号Ｓｄに応じて動作する４入力１出
力の切替回路２２とを有している。ここで、遅延回路２
１は、タップ当り９０°ずつ遅延した信号を生成し、切
替回路２２の入力端子に供給している。
【００１３】図３は、ラッチ回路１３によって信号Ｓａ
，Ｓｂがサンプリングされる場合の一例を示す波形図で
ある。いま、サンプリングパルスＳｃがＴ１の位置にあ
るときは、位相が一致した場合とすれば、信号Ｓａ，Ｓ
ｂのレベル「０」，「０」がサンプリングされる。また
サンプリングパルスＳｃがＴ２の位置にあるときは、位
相が９０°ずれた場合であり、信号Ｓａ，Ｓｂのレベル
「０」，「１」がサンプリングされる。更に、サンプリ
ングパルスＳｃがＴ３の位置にあるときは、位相が１８
０°ずれた場合であり、信号Ｓａ，Ｓｂのレベル「１」
，「１」がサンプリングされる。位相制御回路１４は、
信号Ｓａ，Ｓｂのサンプリング結果を基に、位相差が所
定値以下にする切替信号Ｓｄを生成して切替回路２２へ
送出し、遅延回路２１の４タップ出力の内、該当するも
のを選択させる。
，Ｓｂがサンプリングされる場合の一例を示す波形図で
ある。いま、サンプリングパルスＳｃがＴ１の位置にあ
るときは、位相が一致した場合とすれば、信号Ｓａ，Ｓ
ｂのレベル「０」，「０」がサンプリングされる。また
サンプリングパルスＳｃがＴ２の位置にあるときは、位
相が９０°ずれた場合であり、信号Ｓａ，Ｓｂのレベル
「０」，「１」がサンプリングされる。更に、サンプリ
ングパルスＳｃがＴ３の位置にあるときは、位相が１８
０°ずれた場合であり、信号Ｓａ，Ｓｂのレベル「１」
，「１」がサンプリングされる。位相制御回路１４は、
信号Ｓａ，Ｓｂのサンプリング結果を基に、位相差が所
定値以下にする切替信号Ｓｄを生成して切替回路２２へ
送出し、遅延回路２１の４タップ出力の内、該当するも
のを選択させる。
【００１４】なお、本実施例では、電圧制御発振回路の
周波数をサブキャリアの４倍の周波数に設定し、カウン
タで１／４にしているが、これを例えば、電圧制御発振
回路の周波数をサブキャリアの８倍の周波数に設定し、
カウンタで１／８にすれば、位相比較および位相制御を
更に細かくすることができる。すなわち、ステップ位相
可変回路における位相制御を、９０°（３６０／４＝９
０）単位から４５°（３６０／８＝４５）単位にするこ
とができるので、更に高速応答が可能となる。
周波数をサブキャリアの４倍の周波数に設定し、カウン
タで１／４にしているが、これを例えば、電圧制御発振
回路の周波数をサブキャリアの８倍の周波数に設定し、
カウンタで１／８にすれば、位相比較および位相制御を
更に細かくすることができる。すなわち、ステップ位相
可変回路における位相制御を、９０°（３６０／４＝９
０）単位から４５°（３６０／８＝４５）単位にするこ
とができるので、更に高速応答が可能となる。
【００１５】
【発明の効果】以上説明したように本発明は、従来のＰ
ＬＬ回路に、ステップ位相比較回路およびステップ位相
可変回路を付加し、入力カラーバーストの位相が大幅に
変化した場合に、位相比較回路で検出される位相差が所
定値以下となるように再生サブキャリアの位相をステッ
プ的に粗調整することにより、高速応答が可能となるの
で、映像信号の切替時に色ずれ等が発生することのない
高精度の再生サブキャリアを得ることができる。
ＬＬ回路に、ステップ位相比較回路およびステップ位相
可変回路を付加し、入力カラーバーストの位相が大幅に
変化した場合に、位相比較回路で検出される位相差が所
定値以下となるように再生サブキャリアの位相をステッ
プ的に粗調整することにより、高速応答が可能となるの
で、映像信号の切替時に色ずれ等が発生することのない
高精度の再生サブキャリアを得ることができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示したステップ位相比較回路１およびス
テップ位相可変回路２を示すブロック図である。
テップ位相可変回路２を示すブロック図である。
【図３】図２に示したラッチ回路１３における信号Ｓａ
，Ｓｂのサンプリングの一例を示す波形図である。
，Ｓｂのサンプリングの一例を示す波形図である。
１ ステップ位相比較回路
２ ステップ位相可変回路
３ 位相比較回路
５ 電圧制御発振回路（ＶＣＯ）６ カウ
ンタ １１ サンプリングパルス発生回路１２，２１
遅延回路 １３，１５ ラッチ回路 １４ 位相制御回路 ２２ 切替回路 Ｂｉ カラーバースト Ｓｏ 再生サブキャリア Ｓｃ サンプリングパルス Ｓｄ 切替信号
ンタ １１ サンプリングパルス発生回路１２，２１
遅延回路 １３，１５ ラッチ回路 １４ 位相制御回路 ２２ 切替回路 Ｂｉ カラーバースト Ｓｏ 再生サブキャリア Ｓｃ サンプリングパルス Ｓｄ 切替信号
Claims (2)
- 【請求項１】 映像信号のカラーバーストを基にサブ
キャリァを再生するサブキャリア再生器において、制御
信号に応じてサブキャリア周波数のｎ倍（ｎは４以上の
整数）の信号を発生する発振手段と、この発振手段から
の信号を１／ｎに周波数逓降して再生サブキャリアを生
成する周波数逓降手段と、前記再生サブキャリアを受け
３６０／ｎ度単位で位相が異なるｎ個の信号を生成する
遅延手段と、この遅延手段からのｎ個の信号の内１つを
切替信号に応じて選択する切替手段と、前記再生サブキ
ャリアと前記カラーバーストとの位相を比較して位相差
が所定値以下となるように前記切替信号を生成する切替
信号生成手段と、前記カラーバーストと前記切替手段が
選択した信号との位相差に応じて前記制御信号を生成す
る制御信号生成手段とを備えることを特徴とするサブキ
ャリア再生器。 - 【請求項２】 前記切替信号生成手段は、前記カラー
バーストからカラーバーストに同期したサンプリングパ
ルスを発生するパルス発生回路と、前記再生サブキャリ
アに３６０／ｎ度の遅延を与える遅延回路と、前記サン
プリングパルスに応じて前記遅延回路の入力信号および
出力信号をサンプリングするラッチ回路と、このラッチ
回路によってサンプリングされた信号の状態から位相差
を検知して前記切替信号を生成する位相制御回路とを具
備することを特徴とする請求項１記載のサブキャリア再
生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3137349A JP2870222B2 (ja) | 1991-06-10 | 1991-06-10 | サブキャリア再生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3137349A JP2870222B2 (ja) | 1991-06-10 | 1991-06-10 | サブキャリア再生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04361497A true JPH04361497A (ja) | 1992-12-15 |
| JP2870222B2 JP2870222B2 (ja) | 1999-03-17 |
Family
ID=15196573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3137349A Expired - Fee Related JP2870222B2 (ja) | 1991-06-10 | 1991-06-10 | サブキャリア再生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870222B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186840A (en) * | 1981-05-14 | 1982-11-17 | Nec Corp | Phase synchronizing oscillator |
| JPS6114579U (ja) * | 1984-06-27 | 1986-01-28 | 日立電子株式会社 | 位相調整回路 |
| JPH0382291A (ja) * | 1989-08-25 | 1991-04-08 | Nec Corp | 位相同期装置 |
-
1991
- 1991-06-10 JP JP3137349A patent/JP2870222B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186840A (en) * | 1981-05-14 | 1982-11-17 | Nec Corp | Phase synchronizing oscillator |
| JPS6114579U (ja) * | 1984-06-27 | 1986-01-28 | 日立電子株式会社 | 位相調整回路 |
| JPH0382291A (ja) * | 1989-08-25 | 1991-04-08 | Nec Corp | 位相同期装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2870222B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3084151B2 (ja) | 情報処理システム | |
| CA1054232A (en) | Phase detector having a 360.degree. linear range for periodic and aperiodic input pulse streams | |
| US5568078A (en) | Clock delay compensating and duty controlling apparatus of a phase-locked loop | |
| JPH0657024B2 (ja) | データ受信装置 | |
| US6249160B1 (en) | Clock reproduction and identification apparatus | |
| JPS6348471B2 (ja) | ||
| JP3425767B2 (ja) | バイフェーズ変調ディジタル信号からクロック信号を発生する方法及び装置 | |
| JP2870222B2 (ja) | サブキャリア再生器 | |
| JP2560113B2 (ja) | データ復調回路 | |
| JPH0379888B2 (ja) | ||
| KR920000166B1 (ko) | 디지탈 자기조절 클럭 재생회로 및 방식 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH02211736A (ja) | クロック同期回路 | |
| JPH0254680A (ja) | 画像信号用同期回路 | |
| JPH0795051A (ja) | ディジタルｐｌｌ回路 | |
| JP2806661B2 (ja) | 二重ループ形ｐｌｌ回路 | |
| JPH0320180B2 (ja) | ||
| JPH03113975A (ja) | クロック発生回路 | |
| JPH0267034A (ja) | ビット同期回路 | |
| JPH0724371B2 (ja) | 位相同期復調器 | |
| JP2001156627A (ja) | 位相検出装置、及び位相検出方法 | |
| JPH03258021A (ja) | 位相同期発振方法および回路 | |
| JPH05244212A (ja) | 復調装置 | |
| JPS61203793A (ja) | 位相検波回路及びこれを用いた時間軸変動補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |