JPH04361563A - 集積回路用パッケージ - Google Patents

集積回路用パッケージ

Info

Publication number
JPH04361563A
JPH04361563A JP3137949A JP13794991A JPH04361563A JP H04361563 A JPH04361563 A JP H04361563A JP 3137949 A JP3137949 A JP 3137949A JP 13794991 A JP13794991 A JP 13794991A JP H04361563 A JPH04361563 A JP H04361563A
Authority
JP
Japan
Prior art keywords
integrated circuit
conductor
pillars
board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3137949A
Other languages
English (en)
Other versions
JP3547146B2 (ja
Inventor
Takaharu Imai
今井　隆治
Rokuro Kanbe
六郎 神戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP13794991A priority Critical patent/JP3547146B2/ja
Publication of JPH04361563A publication Critical patent/JPH04361563A/ja
Priority to US08/368,384 priority patent/US5468997A/en
Application granted granted Critical
Publication of JP3547146B2 publication Critical patent/JP3547146B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁基板上に、低誘電
率の絶縁膜を多数積層した多層配線部を介して集積回路
を搭載する集積回路用パッケージに関するものである。
【０００２】
【従来の技術】誘電率の小さい、例えばポリイミド樹脂
を絶縁膜とした多層配線部を絶縁基板の上に備え、この
多層配線部の上に集積回路を搭載して信号の高速化を図
った集積回路用パッケージが知られている。搭載される
集積回路と絶縁基板の基板配線とは、多層配線部内に形
成された導体柱によって、電気的に接続される。従来の
導体柱は、１本の導体柱によって、集積回路と絶縁基板
の基板配線とを電気的に接続していた。
【０００３】
【発明が解決しようとする課題】導体柱は、製造時の不
具合等により、導通不良が発生する可能性がある。そし
て、導体柱に導通不良が発生すると、搭載される集積回
路へ信号が伝わらなかったり、あるいは集積回路の信号
を取り出すことができなくなるなどの不具合が発生する
。特に、Ｉ／Ｏポート用の信号経路（Ｉ／Ｏ用ビア）に
断線が発生すると、その集積回路用パッケージが使用不
可能となってしまう。
【０００４】
【発明の目的】本発明は、上記の事情に鑑みてなされた
もので、その目的は、集積回路と絶縁基板との間で信号
の伝達を行う導体柱の断線を無くした集積回路用パッケ
ージの提供にある。
【０００５】
【課題を解決するための手段】本発明の集積回路用パッ
ケージは、次の技術的手段を採用した。集積回路用パッ
ケージは、低誘電率の絶縁膜と導体膜とからなる配線層
を多数積層し、表面に集積回路が搭載される多層配線部
と、この多層配線部を表面に搭載し、前記多層配線部を
介して前記集積回路と電気的に接続される基板配線を備
えた絶縁性の材料よりなる絶縁基板とを備える。そして
、前記集積回路と前記絶縁基板の基板配線との電気的な
接続は、前記多層配線部に設けられた導体柱によってな
され、この導体柱は、一部または全てが複数の導体柱を
並列接続して設けられる。
【０００６】
【発明の作用および効果】もし、ある導体柱に導通不良
が発生しても、その導体柱に他に導体柱が並列に接続し
ていると、この他の導体柱も同時に導通不良となる可能
性は大変小さい。つまり、ある導体柱に導通不良が発生
しても、並列接続された他の導体柱によって導通される
。このため、導体柱を介した導通不良の発生を抑え、結
果的に集積回路用パッケージの不良の発生を抑えること
ができる。
【０００７】
【実施例】次に、本発明の集積回路用パッケージを、図
に示す一実施例に基づき説明する。 〔実施例の構成〕図１は本発明の実施例を示す集積回路
を搭載した集積回路用パッケージの断面図を示す。集積
回路用パッケージ１は、絶縁基板２と、この絶縁基板２
の表面に形成された多層配線部３とを備え、この多層配
線部３の表面に集積回路４が複数搭載されている。
【０００８】絶縁基板２は、アルミナ、窒化アルミニウ
ム、ムライト等の絶縁性材料よりなる多層配線基板であ
る。具体的には、アルミナを主原料として作成されたグ
リーンシートに基板配線５をプリントする。次いで、こ
のグリーンシートを複数積層し、加湿雰囲気の水素炉中
で、高温焼成して形成されている。そして、絶縁基板２
の基板配線５は、下述する多層配線部３の導体柱と任意
に接続される。また、絶縁基板２の基板配線５は、絶縁
基板２の表面周囲にろう付け接合された外部リード６に
電気的に接続されている。
【０００９】多層配線部３は、低誘電率の絶縁材料（例
えばポリイミド樹脂）よりなる絶縁膜７と、導体膜８と
からなる配線層９を、多数積層したものである。この多
層配線部３には、集積回路４が搭載される表面から、絶
縁基板２と接する裏面まで貫通する導電性の導体柱１０
が形成されている。この導体柱１０は集積回路４や絶縁
基板２の基板配線５と接続されるもので、集積回路４に
接続される導体柱１０と、基板配線５に接続される導体
柱１０（Ｉ／Ｏ用ビア）とは、導体膜８によって任意に
電気的に接続されている。本実施例では、多層配線部３
に形成された導体柱１０のうち、絶縁基板２の基板配線
５と接続されるＩ／Ｏ用ビア１１が、複数の導体柱１０
によって並列接続されている。つまり、本実施例のＩ／
Ｏ用ビア１１は、３本の導体柱１０を並列接続したもの
である。
【００１０】〔実験例〕次に、上記実施例の集積回路用
パッケージ１を作成して、Ｉ／Ｏ用ビア１１の断線状態
を確認した。実験に用いた集積回路用パッケージ１の絶
縁基板２は、厚さが３ｍｍ、一辺が１００ｍｍの正方形
を呈し、１５層のグリーンシートを積層、焼結したもの
で、９００本の外部リード６が接続されるものである。 また、多層配線部３は、厚さが２５μｍの絶縁膜７を５
層、導体膜８を６層積層して形成した、一辺が８０ｍｍ
の正方形を呈したもので、導体柱１０は一辺が約５０μ
ｍの方形形状の導体膜と直径が約３０μｍの導体円柱と
を接合、積層したものである。なお、Ｉ／Ｏ用ビア１１
の数は、９００本の外部リード６に対応して９００組、
つまり３本×９００のものを形成した。集積回路用パッ
ケージで、Ｉ／Ｏ用ビアを従来と同様に、１本の導体柱
で形成したものは、９００のＩ／Ｏ用ビアの全てに導通
が得られた集積回路用パッケージは、約５０％であった
。一方、本実施例に示したように、Ｉ／Ｏ用ビア１１を
３本並列接続したものは、９００のＩ／Ｏ用ビア１１の
全てに導通が得られた集積回路用パッケージ１は、１０
０％であった。
【００１１】〔実施例の効果〕本実施例は、上記の実験
例に示したように、Ｉ／Ｏ用ビア１１を３本の導体柱１
０で並列接続することにより、Ｉ／Ｏ用ビア１１の導通
不良の発生を無くすことができ、結果的に集積回路用パ
ッケージ１の信頼性を向上させることができる。
【００１２】〔変形例〕上記の実施例では、Ｉ／Ｏ用ビ
アに本発明を適用したが、他の導体柱を複数並列接続し
たり、あるいは全ての導体柱を並列接続させても良い。 また、フラットパッケージに本発明を適用したが、ピン
グリットアレイタイプなど、他の形式の集積回路用パッ
ケージに本発明を適用しても良い。
【図面の簡単な説明】
【図１】集積回路を搭載した集積回路用パッケージの断
面図を示す。
【符号の説明】
１　　集積回路用パッケージ ２　　絶縁基板 ３　　多層配線部 ４　　集積回路 ５　　基板配線 ７　　絶縁膜 ８　　導体膜 ９　　配線層 １０　　導体柱

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　低誘電率の絶縁膜と導体膜とからなる
    配線層を多数積層し、表面に集積回路が搭載される多層
    配線部と、この多層配線部を表面に搭載し、前記多層配
    線部を介して前記集積回路と電気的に接続される基板配
    線を備えた絶縁性の材料よりなる絶縁基板とを備え、前
    記集積回路と前記絶縁基板の配線基板との電気的な接続
    を、前記多層配線部に設けられた導体柱によってなす集
    積回路用パッケージにおいて、前記集積回路と前記絶縁
    基板の基板配線との電気的な接続を行う前記導体柱は、
    一部または全てが複数の導体柱を並列接続して設けられ
    たことを特徴とする集積回路用パッケージ。
JP13794991A 1991-06-10 1991-06-10 集積回路用パッケージ Expired - Fee Related JP3547146B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP13794991A JP3547146B2 (ja) 1991-06-10 1991-06-10 集積回路用パッケージ
US08/368,384 US5468997A (en) 1991-06-10 1994-12-30 Integrated circuit package having a multilayered wiring portion formed on an insulating substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13794991A JP3547146B2 (ja) 1991-06-10 1991-06-10 集積回路用パッケージ

Publications (2)

Publication Number Publication Date
JPH04361563A true JPH04361563A (ja) 1992-12-15
JP3547146B2 JP3547146B2 (ja) 2004-07-28

Family

ID=15210480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13794991A Expired - Fee Related JP3547146B2 (ja) 1991-06-10 1991-06-10 集積回路用パッケージ

Country Status (2)

Country Link
US (1) US5468997A (ja)
JP (1) JP3547146B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191484B1 (en) * 1995-07-28 2001-02-20 Stmicroelectronics, Inc. Method of forming planarized multilevel metallization in an integrated circuit
US5751165A (en) * 1995-08-18 1998-05-12 Chip Express (Israel) Ltd. High speed customizable logic array device
US5973396A (en) 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
US5789807A (en) * 1996-10-15 1998-08-04 International Business Machines Corporation On-chip power distribution for improved decoupling
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
TW409330B (en) * 1999-03-20 2000-10-21 United Microelectronics Corp Repairable multi-chip module package
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
AU2001286432A1 (en) 2000-08-14 2002-02-25 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
US6506981B1 (en) 2000-11-22 2003-01-14 Janusz B. Liberkowski Interconnect structure having fuse or anti-fuse links between profiled apertures
US6501174B2 (en) * 2001-01-17 2002-12-31 International Business Machines Corporation Interconnect structure for surface mounted devices
US7352199B2 (en) 2001-02-20 2008-04-01 Sandisk Corporation Memory card with enhanced testability and methods of making and using the same
US6897514B2 (en) 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6843421B2 (en) 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6841813B2 (en) 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
JP3875568B2 (ja) * 2002-02-05 2007-01-31 株式会社東芝 半導体装置及びその製造方法
US6731011B2 (en) 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
JP2008537843A (ja) 2005-03-01 2008-09-25 エックストゥーワイ アテニュエイターズ，エルエルシー 内部で重なり合った調整器
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
JP7124874B2 (ja) * 2018-08-31 2022-08-24 株式会社村田製作所 モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1311659A (en) * 1969-07-30 1973-03-28 Secr Defence Electrical device substrates
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
US4649417A (en) * 1983-09-22 1987-03-10 International Business Machines Corporation Multiple voltage integrated circuit packaging substrate
JPH0632389B2 (ja) * 1986-11-04 1994-04-27 日本電気株式会社 多層配線基板
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure

Also Published As

Publication number Publication date
JP3547146B2 (ja) 2004-07-28
US5468997A (en) 1995-11-21

Similar Documents

Publication Publication Date Title
JPH04361563A (ja) 集積回路用パッケージ
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US5375042A (en) Semiconductor package employing substrate assembly having a pair of thin film circuits disposed one on each of oppositely facing surfaces of a thick film circuit
JP2966972B2 (ja) 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
MY133518A (en) Electronic package with high density interconnect layer
JPH01307236A (ja) 電子デバイス組立体及びその製造方法
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JP2630293B2 (ja) 多層配線基板
JPH02168663A (ja) キヤリア基板
JP2847949B2 (ja) 半導体装置
KR200309911Y1 (ko) 다층 배선
JP2515165B2 (ja) 多層配線基板の製造方法
JPH0239878B2 (ja)
JPH0221156B2 (ja)
JPH02292891A (ja) 薄型チップジャンパー線を有する回路基板
JPH039342Y2 (ja)
JPH0286191A (ja) 電子部品取付け装置
JPH07111306A (ja) 半導体装置
JPH06334065A (ja) 半導体搭載用多層基板
JPH01205558A (ja) 混成集積回路
JPH0521471U (ja) 集積回路用パツケージ
JPH01220853A (ja) 混成集積回路
JPH0662569U (ja) 高速信号用回路基板の構造
JPH04268753A (ja) 半導体チップの実装構造およびこの実装構造を用いた蛍光表示管

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040413

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees