JPH04363752A - マルチプロセッサシステムの負荷制御方法 - Google Patents
マルチプロセッサシステムの負荷制御方法Info
- Publication number
- JPH04363752A JPH04363752A JP13809391A JP13809391A JPH04363752A JP H04363752 A JPH04363752 A JP H04363752A JP 13809391 A JP13809391 A JP 13809391A JP 13809391 A JP13809391 A JP 13809391A JP H04363752 A JPH04363752 A JP H04363752A
- Authority
- JP
- Japan
- Prior art keywords
- load
- processor
- program
- processors
- programs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 230000004913 activation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はマルチプロセッサシステ
ムの負荷制御方法に関し、特にプログラムをロードする
プロセッサに自由度を持たせたマルチプロセッサシステ
ムの負荷制御方法に関する。
ムの負荷制御方法に関し、特にプログラムをロードする
プロセッサに自由度を持たせたマルチプロセッサシステ
ムの負荷制御方法に関する。
【０００２】
【従来の技術】従来のマルチプロセッサシステムの負荷
制御方法は、予めプログラムごとにロードするプロセッ
サを定めておくようになっていた。
制御方法は、予めプログラムごとにロードするプロセッ
サを定めておくようになっていた。
【０００３】
【発明が解決しようとする課題】上述した従来のマルチ
プロセッサシステムの負荷制御方法は、特定のプログラ
ムの起動回数が予想より多いと、限られたプロセッサに
のみ負荷が集中し、システムとしての機能を十分に発揮
することができない場合があるという問題点がある。
プロセッサシステムの負荷制御方法は、特定のプログラ
ムの起動回数が予想より多いと、限られたプロセッサに
のみ負荷が集中し、システムとしての機能を十分に発揮
することができない場合があるという問題点がある。
【０００４】本発明の目的は、特定のプログラムの起動
回数に関係なく、すべてのプロセッサに対する負荷を平
準化することができるマルチプロセッサシステムの負荷
制御方法を提供することにある。
回数に関係なく、すべてのプロセッサに対する負荷を平
準化することができるマルチプロセッサシステムの負荷
制御方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明のマルチプロセッ
サシステムの負荷制御方法は、複数のプロセッサごとに
プログラムをロードするローダを設け任意のプロセッサ
が前記ローダのロードする複数のプログラムの中の任意
のプログラムにより動作するマルチプロセッサシステム
において、前記プロセッサごとに設けてある前記複数の
プログラムを記憶する記憶装置に前記複数のプログラム
の各々が動作時に必要とするプロセッサの処理能力の最
大値との割合を負荷率として記憶し、前記各ローダが新
たなプログラムのロード要求を受けるとこの新たなプロ
グラムの負荷率を前記記憶装置から参照し、続けて前記
複数のプロセッサごとに現在実行中のすべてのプログラ
ムの負荷率の合計を求め、最小の負荷率のプロセッサを
選択し、この選択したプロセッサに前記新たなプログラ
ムをロードするよう要求を発行する構成である。
サシステムの負荷制御方法は、複数のプロセッサごとに
プログラムをロードするローダを設け任意のプロセッサ
が前記ローダのロードする複数のプログラムの中の任意
のプログラムにより動作するマルチプロセッサシステム
において、前記プロセッサごとに設けてある前記複数の
プログラムを記憶する記憶装置に前記複数のプログラム
の各々が動作時に必要とするプロセッサの処理能力の最
大値との割合を負荷率として記憶し、前記各ローダが新
たなプログラムのロード要求を受けるとこの新たなプロ
グラムの負荷率を前記記憶装置から参照し、続けて前記
複数のプロセッサごとに現在実行中のすべてのプログラ
ムの負荷率の合計を求め、最小の負荷率のプロセッサを
選択し、この選択したプロセッサに前記新たなプログラ
ムをロードするよう要求を発行する構成である。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の一実施例のブロック図であ
る。
る。
【０００８】プロセッサ１，２，３は、各プログラムを
格納したＤＩＳＫ４，５，６を有し、内蔵するローダ７
，８，９がロードするプログラムを実行する。また、各
プロセッサ１，２，３は、配下に、ＷＳＸ０１〜ＷＳＸ
０ｎ（但しＸ：１，２，３、ｎ：１，２…）を接続して
いる。
格納したＤＩＳＫ４，５，６を有し、内蔵するローダ７
，８，９がロードするプログラムを実行する。また、各
プロセッサ１，２，３は、配下に、ＷＳＸ０１〜ＷＳＸ
０ｎ（但しＸ：１，２，３、ｎ：１，２…）を接続して
いる。
【０００９】
【００１０】表１は、各プロセッサ負荷率、すなわちプ
ロセッサごとの現在実行中のすべてのプログラムの負荷
率の合計と、プログラムの負荷率、すなわちプログラム
の各々が動作時に必要とするプロセッサの処理能力の最
大値との割合とについて、実際に数値を挙げて示したも
のである。
ロセッサごとの現在実行中のすべてのプログラムの負荷
率の合計と、プログラムの負荷率、すなわちプログラム
の各々が動作時に必要とするプロセッサの処理能力の最
大値との割合とについて、実際に数値を挙げて示したも
のである。
【００１１】次に、動作について説明する。
【００１２】図２は本発明の一実施例の処理の流れ図で
ある。以下の説明は、各部の名称および符号については
図１に、負荷率については表１にそれぞれ従い、図２に
従って処理の流れを説明する。
ある。以下の説明は、各部の名称および符号については
図１に、負荷率については表１にそれぞれ従い、図２に
従って処理の流れを説明する。
【００１３】まず、利用者が、ＷＳ１０１からプログラ
ム■の実行要求を行うと、このＷＳ１０１からのプログ
ラム■のロード要求は、ステップ（以下Ｓと記す）１で
プロセッサ１内のローダ７に渡され、ローダ７がこの要
求を受けつける。次にローダ７は、Ｓ２でＤＩＳＫ／Ａ
に格納されたプログラム■のエリア内に記憶されている
プログラムの負荷率を参照する。次に、ローダ７は、Ｓ
３でプロセッサ１，２，３のプロセッサ負荷率を参照す
る。この参照の結果、ローダ７は、Ｓ４で現在最も負荷
率の小さいプロセッサは、プロセッサ２であることを知
り、プログラム■のロードは、プロセッサ２に対して行
うものと決定する。この選択の趣旨は、プログラム■の
負荷率とプロセッサ１，２，３のプロセッサ負荷率とか
ら、プログラム■をロードした場合のプロセッサ１，２
，３のプロセッサ負荷率が分散されるよう、ロードする
プロセッサを選択することである。
ム■の実行要求を行うと、このＷＳ１０１からのプログ
ラム■のロード要求は、ステップ（以下Ｓと記す）１で
プロセッサ１内のローダ７に渡され、ローダ７がこの要
求を受けつける。次にローダ７は、Ｓ２でＤＩＳＫ／Ａ
に格納されたプログラム■のエリア内に記憶されている
プログラムの負荷率を参照する。次に、ローダ７は、Ｓ
３でプロセッサ１，２，３のプロセッサ負荷率を参照す
る。この参照の結果、ローダ７は、Ｓ４で現在最も負荷
率の小さいプロセッサは、プロセッサ２であることを知
り、プログラム■のロードは、プロセッサ２に対して行
うものと決定する。この選択の趣旨は、プログラム■の
負荷率とプロセッサ１，２，３のプロセッサ負荷率とか
ら、プログラム■をロードした場合のプロセッサ１，２
，３のプロセッサ負荷率が分散されるよう、ロードする
プロセッサを選択することである。
【００１４】この結果、プロセッサ１，２，３のプロセ
ッサ負荷は、１：７０％，２：５０％，３：５０％とな
る。（プログラム■のロードを、従来通り、プロセッサ
１から行った場合、プロセッサ１のプロセッサ負荷は１
００％となり、性能の低下を招いてしまう。）次にロー
ダ７は、選択したプロセッサ２にロードの実行先を変更
し、プロセッサ２に対して要求を発行する。プロセッサ
２内のローダ８は、Ｓ５でプログラム■の負荷率と、各
プロセッサのプロセッサ負荷率とを参照し、自己の属す
るプロセッサをロード先に選択するか否かを判別し（こ
こでは、自己の属するプロセッサ２をロード先に選択す
ることになる）、Ｓ６でプログラム■をロードして終了
する。もしＳ５でロードするプロセッサが自己の属する
プロセッサでないと判定した場合には、Ｓ７でロードす
べきプロセッサに転送して終了する。
ッサ負荷は、１：７０％，２：５０％，３：５０％とな
る。（プログラム■のロードを、従来通り、プロセッサ
１から行った場合、プロセッサ１のプロセッサ負荷は１
００％となり、性能の低下を招いてしまう。）次にロー
ダ７は、選択したプロセッサ２にロードの実行先を変更
し、プロセッサ２に対して要求を発行する。プロセッサ
２内のローダ８は、Ｓ５でプログラム■の負荷率と、各
プロセッサのプロセッサ負荷率とを参照し、自己の属す
るプロセッサをロード先に選択するか否かを判別し（こ
こでは、自己の属するプロセッサ２をロード先に選択す
ることになる）、Ｓ６でプログラム■をロードして終了
する。もしＳ５でロードするプロセッサが自己の属する
プロセッサでないと判定した場合には、Ｓ７でロードす
べきプロセッサに転送して終了する。
【００１５】
【発明の効果】以上説明したように、本発明は、プロセ
ッサごとに設けてある複数のプログラムを記憶する記憶
装置に、複数のプログラムの各々が動作時に必要とする
プロセッサの処理能力の最大値との割合を負荷率として
記憶し、各ローダが新たなプログラムのロード要求を受
けると、この新たなプログラムの負荷率を記憶装置から
参照し、続けて複数のプロセッサごとに現在実行中のす
べてのプログラムの負荷率の合計を求め、最小の負荷率
のプロセッサを選択し、この選択したプロセッサに新た
なプログラムをロードするよう要求を発行することによ
り、特定のプログラムの起動回数に関係なく、すべての
プロセッサに対する負荷を平準化することができるとい
う効果が有る。
ッサごとに設けてある複数のプログラムを記憶する記憶
装置に、複数のプログラムの各々が動作時に必要とする
プロセッサの処理能力の最大値との割合を負荷率として
記憶し、各ローダが新たなプログラムのロード要求を受
けると、この新たなプログラムの負荷率を記憶装置から
参照し、続けて複数のプロセッサごとに現在実行中のす
べてのプログラムの負荷率の合計を求め、最小の負荷率
のプロセッサを選択し、この選択したプロセッサに新た
なプログラムをロードするよう要求を発行することによ
り、特定のプログラムの起動回数に関係なく、すべての
プロセッサに対する負荷を平準化することができるとい
う効果が有る。
【図１】本発明の一実施例のブロック図である。
【図２】本発明の一実施例の処理の流れ図である。
１，２，３ プロセッサ
４，５，６ ＤＩＳＫ
７，８，９ ローダ
Claims (1)
- 【請求項１】 複数のプロセッサごとにプログラムを
ロードするローダを設け任意のプロセッサが前記ローダ
のロードする複数のプログラムの中の任意のプログラム
により動作するマルチプロセッサシステムにおいて、前
記プロセッサごとに設けてある前記複数のプログラムを
記憶する記憶装置に前記複数のプログラムの各々が動作
時に必要とするプロセッサの処理能力の最大値との割合
を負荷率として記憶し、前記各ローダが新たなプログラ
ムのロード要求を受けるとこの新たなプログラムの負荷
率を前記記憶装置から参照し、続けて前記複数のプロセ
ッサごとに現在実行中のすべてのプログラムの負荷率の
合計を求め、最小の負荷率のプロセッサを選択し、この
選択したプロセッサに前記新たなプログラムをロードす
るよう要求を発行することを特徴とするマルチプロセッ
サシステムの負荷制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13809391A JPH04363752A (ja) | 1991-06-11 | 1991-06-11 | マルチプロセッサシステムの負荷制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13809391A JPH04363752A (ja) | 1991-06-11 | 1991-06-11 | マルチプロセッサシステムの負荷制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04363752A true JPH04363752A (ja) | 1992-12-16 |
Family
ID=15213788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13809391A Pending JPH04363752A (ja) | 1991-06-11 | 1991-06-11 | マルチプロセッサシステムの負荷制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04363752A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7028211B2 (en) * | 2000-09-08 | 2006-04-11 | Fujitsu Limited | Method and apparatus for determining a system clock frequency by summing calculated CPU usage rates for each of a plurality applications |
| US10970430B2 (en) | 2015-09-25 | 2021-04-06 | Fujitsu Limited | Computer-readable recording medium, computing machine resource allocation method, and particle simulation apparatus |
-
1991
- 1991-06-11 JP JP13809391A patent/JPH04363752A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7028211B2 (en) * | 2000-09-08 | 2006-04-11 | Fujitsu Limited | Method and apparatus for determining a system clock frequency by summing calculated CPU usage rates for each of a plurality applications |
| US10970430B2 (en) | 2015-09-25 | 2021-04-06 | Fujitsu Limited | Computer-readable recording medium, computing machine resource allocation method, and particle simulation apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579508A (en) | Main memory managing method and apparatus in which main memory is partitioned into three distinct areas | |
| JP3797570B2 (ja) | セマフォ命令用のセマフォ・バッファを用いた装置と方法 | |
| US7607133B2 (en) | Interrupt processing control | |
| US7478391B2 (en) | Determining a priority value for a thread for execution on a multithreading processor system | |
| JPH04363752A (ja) | マルチプロセッサシステムの負荷制御方法 | |
| US20050177668A1 (en) | Interrupt pre-emption and ordering within a data processing system | |
| US20080127194A1 (en) | Job allocation program and job allocation method | |
| JP3780610B2 (ja) | 課金情報出力装置 | |
| JPH04268655A (ja) | 入出力負荷分散制御方式 | |
| JPS585848A (ja) | プログラム呼出し制御方式 | |
| JPH023828A (ja) | 計算機ネットワークシステム | |
| JPS583177A (ja) | デ−タ処理方式 | |
| JPH0764811A (ja) | コンピュータバックアップシステム | |
| JPS63636A (ja) | タスク制御方式 | |
| JPS60258660A (ja) | キヤシユメモリ制御方式 | |
| JPH0612360A (ja) | 拡張記憶装置の入出力制御方式 | |
| JPH04364691A (ja) | マルチプロセッサ交換方式 | |
| JPH1040118A (ja) | クライアント／サーバシステム及びクライアント端末装置 | |
| JPH08272739A (ja) | オンライン・レスポンス向上方法 | |
| JP2526665B2 (ja) | 割込み制御方式 | |
| JPH01259430A (ja) | インターバルタイマ値の減算方法 | |
| JPH03127164A (ja) | マルチプロセッサシステム | |
| JPH0573325A (ja) | プログラムロード方式 | |
| JPS6380334A (ja) | マイクロプロセツサ | |
| JPH08328879A (ja) | タスク管理方式 |