JPH04365285A - 時間軸補正器 - Google Patents
時間軸補正器Info
- Publication number
- JPH04365285A JPH04365285A JP3140547A JP14054791A JPH04365285A JP H04365285 A JPH04365285 A JP H04365285A JP 3140547 A JP3140547 A JP 3140547A JP 14054791 A JP14054791 A JP 14054791A JP H04365285 A JPH04365285 A JP H04365285A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- phase
- generator
- follow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は時間軸補正器に関し、特
に磁気録画装置（以下ＶＴＲ）のサーボ系の基準信号を
供給する時間軸補正器に関する。
に磁気録画装置（以下ＶＴＲ）のサーボ系の基準信号を
供給する時間軸補正器に関する。
【０００２】
【従来の技術】時間軸補正器は、ＶＴＲのジッタによる
時間軸変動を補正し、再生画像の画質を保持するための
機能である。
時間軸変動を補正し、再生画像の画質を保持するための
機能である。
【０００３】従来のこの種の時間軸補正器（ＴＢＣ）は
、たとえば、「民生ＶＴＲ用タイムベースコレクタ」，
テレビジョン学会技術報告，第１３巻，１９８９年，第
３８号，第１７頁〜第２２頁に報告されているものがあ
り、図３にその構成を示す。
、たとえば、「民生ＶＴＲ用タイムベースコレクタ」，
テレビジョン学会技術報告，第１３巻，１９８９年，第
３８号，第１７頁〜第２２頁に報告されているものがあ
り、図３にその構成を示す。
【０００４】図３において、従来の時間軸補正器は、再
生信号Ｒを入力とするＡ／Ｄ変換器１と、Ａ／Ｄ変換器
１の出力を入力するメモリ２と、メモリ２の出力を入力
とするＤ／Ａ変換器３と、再生信号Ｒを入力とする同期
分離器４と、同期分離器４の出力を入力とする追従クロ
ック生成器９と、基準クロック生成器７と、基準クロッ
ク生成器７の出力を入力とする同期生成器８と、追従ク
ロック生成器９の出力と基準クロック生成器８の出力を
入力とするメモリコントロール６とを備えて構成され、
メモリコントロール６の出力をメモリ２の制御入力とし
、Ｄ／Ａ変換器３の出力を時間軸補正（以下ＴＢＣ）出
力し、同期生成器８より基準Ｖを出力していた。
生信号Ｒを入力とするＡ／Ｄ変換器１と、Ａ／Ｄ変換器
１の出力を入力するメモリ２と、メモリ２の出力を入力
とするＤ／Ａ変換器３と、再生信号Ｒを入力とする同期
分離器４と、同期分離器４の出力を入力とする追従クロ
ック生成器９と、基準クロック生成器７と、基準クロッ
ク生成器７の出力を入力とする同期生成器８と、追従ク
ロック生成器９の出力と基準クロック生成器８の出力を
入力とするメモリコントロール６とを備えて構成され、
メモリコントロール６の出力をメモリ２の制御入力とし
、Ｄ／Ａ変換器３の出力を時間軸補正（以下ＴＢＣ）出
力し、同期生成器８より基準Ｖを出力していた。
【０００５】ここで、追従クロック生成器９の構成例を
図５に示す。図５において、追従クロック生成器９は発
振器９３と発振器９３の出力を入力とする遅延器５４と
、同期分離器４の出力Ｓと遅延器５４の出力を入力とす
る位相検出器５５と、位相検出器５５の出力と遅延器５
４の出力を入力とする位相選択器５６であり、位相選択
器５６の出力を追従クロック生成器９の出力ＣＫとして
いる。
図５に示す。図５において、追従クロック生成器９は発
振器９３と発振器９３の出力を入力とする遅延器５４と
、同期分離器４の出力Ｓと遅延器５４の出力を入力とす
る位相検出器５５と、位相検出器５５の出力と遅延器５
４の出力を入力とする位相選択器５６であり、位相選択
器５６の出力を追従クロック生成器９の出力ＣＫとして
いる。
【０００６】次に、従来の時間軸補正器の動作について
説明する。
説明する。
【０００７】入力された再生信号ＲをＡ／Ｄ変換器１で
ディジタル信号に変換し、メモリ２に書き込む。メモリ
２は、メモリコントロール６から出力される書き込みク
ロックと読み出しクロックによって適当な可変遅延素子
として働く。そして、メモリ２から出力されるディジタ
ル信号を、Ｄ／Ａ変換器３にて、アナログ信号に戻すこ
とで再生信号とは時間軸の異なる信号を得ることができ
る。
ディジタル信号に変換し、メモリ２に書き込む。メモリ
２は、メモリコントロール６から出力される書き込みク
ロックと読み出しクロックによって適当な可変遅延素子
として働く。そして、メモリ２から出力されるディジタ
ル信号を、Ｄ／Ａ変換器３にて、アナログ信号に戻すこ
とで再生信号とは時間軸の異なる信号を得ることができ
る。
【０００８】ここで再生信号に含まれる時間軸誤差を補
正した信号をＴＢＣ出力として得る一方法として、再生
信号に含まれる時間軸誤差に追従したクロックをメモリ
２の書き込みクロックとして使用し、一定周波数のクロ
ックをメモリ１２の読み出しクロックとして使用するこ
とが知られている。そこで、同期分離器４にて再生信号
Ｒから水平同期信号Ｓを分離し、これを再生信号に含ま
れる時間軸誤差のリファレンスとして出力する。追従ク
ロック生成器９では同期分離器４の出力に追従したクロ
ックＣＫを生成し、これをメモリコントロール６を介し
てメモリ２の書き込みクロックとして用いる。
正した信号をＴＢＣ出力として得る一方法として、再生
信号に含まれる時間軸誤差に追従したクロックをメモリ
２の書き込みクロックとして使用し、一定周波数のクロ
ックをメモリ１２の読み出しクロックとして使用するこ
とが知られている。そこで、同期分離器４にて再生信号
Ｒから水平同期信号Ｓを分離し、これを再生信号に含ま
れる時間軸誤差のリファレンスとして出力する。追従ク
ロック生成器９では同期分離器４の出力に追従したクロ
ックＣＫを生成し、これをメモリコントロール６を介し
てメモリ２の書き込みクロックとして用いる。
【０００９】一方、基準クロック生成器７では、一定周
波数のクロックを生成し、メモリコントロール６を介し
てメモリ２の読み出しクロックとして用いる。以上によ
り時間軸補正の機能が実現される。
波数のクロックを生成し、メモリコントロール６を介し
てメモリ２の読み出しクロックとして用いる。以上によ
り時間軸補正の機能が実現される。
【００１０】ここで、追従クロック生成器９では、まず
発振器９３により、一定周波数のクロックを生成し、遅
延器５４ではそのクロックを一定量ずつ遅延させた複数
のクロックを生成する。これらは周波数が一定で位相が
異なる複数のクロックとみなすことができる。そして位
相検出器５５で、これらのクロックと同期分離器４の出
力との位相を比較し、最も位相の近いクロックを位相選
択器５５で選択し出力する。（以下、このような追従ク
ロック生成器を位相選択型とよぶ。）追従クロック生成
器９の別の構成法としては、位相同期ループを用いる方
法（以下、これを位相同期ループ型とよぶ。）や同期分
離器の出力によって、発振器の発振／停止を制御する方
法等（以下、これを発振／停止型とよぶ）が用いられて
いる。ところでメモリ２の読み出しクロックより、基準
Ｖを生成しドラムサーボの位相基準信号として帰還する
ことによって、メモリ２の書き込みクロックと読み出し
クロックの平均周波数が同期し、メモリ２に一定量以上
のメモリ量があれば、書き込みならびに読み出しの追い
越しまたは追い越されが生じないという効果があること
が知られている。
発振器９３により、一定周波数のクロックを生成し、遅
延器５４ではそのクロックを一定量ずつ遅延させた複数
のクロックを生成する。これらは周波数が一定で位相が
異なる複数のクロックとみなすことができる。そして位
相検出器５５で、これらのクロックと同期分離器４の出
力との位相を比較し、最も位相の近いクロックを位相選
択器５５で選択し出力する。（以下、このような追従ク
ロック生成器を位相選択型とよぶ。）追従クロック生成
器９の別の構成法としては、位相同期ループを用いる方
法（以下、これを位相同期ループ型とよぶ。）や同期分
離器の出力によって、発振器の発振／停止を制御する方
法等（以下、これを発振／停止型とよぶ）が用いられて
いる。ところでメモリ２の読み出しクロックより、基準
Ｖを生成しドラムサーボの位相基準信号として帰還する
ことによって、メモリ２の書き込みクロックと読み出し
クロックの平均周波数が同期し、メモリ２に一定量以上
のメモリ量があれば、書き込みならびに読み出しの追い
越しまたは追い越されが生じないという効果があること
が知られている。
【００１１】そこで、図４に示した時間軸補正器では、
同期生成器８により基準垂直同期信号（ＶＲ）を生成し
、ドラムサーボへ帰還して再生信号の平均フレーム周波
数を制御する構成となっていた。
同期生成器８により基準垂直同期信号（ＶＲ）を生成し
、ドラムサーボへ帰還して再生信号の平均フレーム周波
数を制御する構成となっていた。
【００１２】一般にクイックレビュー等のためのＶＴＲ
の高速再生時には、再生信号の１フレーム内のライン数
が変化する。このライン数Ｌは、たとえばＮＴＳＣ方式
の信号の場合では、ｎを通常再生速度に対する倍数とす
ると、次式で表される。
の高速再生時には、再生信号の１フレーム内のライン数
が変化する。このライン数Ｌは、たとえばＮＴＳＣ方式
の信号の場合では、ｎを通常再生速度に対する倍数とす
ると、次式で表される。
【００１３】
Ｌ≒２６２．５−（ｎ−１）
（本）たとえばｎ＝１０とした場合、高速再生時と通常
再生時とにおける１フレーム内のライン数の比は０．９
９６倍となり、すなわち、約３．４％の変化に相当する
。
（本）たとえばｎ＝１０とした場合、高速再生時と通常
再生時とにおける１フレーム内のライン数の比は０．９
９６倍となり、すなわち、約３．４％の変化に相当する
。
【００１４】
【発明が解決しようとする課題】上述した従来の時間軸
補正器は、高速再生時における再生信号の水平走査周波
数と追従クロック生成器が出力するクロックの周波数と
が異なるため、時間軸補正出力信号による画像が水平方
向に圧縮あるいは伸長されてしまうという問題点があっ
た。
補正器は、高速再生時における再生信号の水平走査周波
数と追従クロック生成器が出力するクロックの周波数と
が異なるため、時間軸補正出力信号による画像が水平方
向に圧縮あるいは伸長されてしまうという問題点があっ
た。
【００１５】
【課題を解決するための手段】本発明の時間軸補正器は
、磁気録画装置からの再生信号をアナログディジタル変
換したディジタル再生信号を格納するメモリ回路と、前
記再生信号の再生方向と再生速度を示す信号である再生
制御信号により制御された周波数のクロックを発生する
クロック発生回路と前記再生信号から同期分離された水
平同期信号の位相に前記クロックの位相を制御する位相
制御回路とを備え前記水平同期信号の位相に追従した追
従クロックを生成する追従クロック生成回路と、予め定
めた周波数の基準クロックを生成する基準クロック生成
回路とを備え、前記追従クロックを前記メモリ回路の書
込みクロックとして前記ディジタル再生信号を前記メモ
リ回路に格納し、前記基準クロックを読出しクロックと
して前記メモリ回路に格納した前記ディジタル再生信号
を読出すことにより前記再生制御信号の時間軸補正を行
なうものである。
、磁気録画装置からの再生信号をアナログディジタル変
換したディジタル再生信号を格納するメモリ回路と、前
記再生信号の再生方向と再生速度を示す信号である再生
制御信号により制御された周波数のクロックを発生する
クロック発生回路と前記再生信号から同期分離された水
平同期信号の位相に前記クロックの位相を制御する位相
制御回路とを備え前記水平同期信号の位相に追従した追
従クロックを生成する追従クロック生成回路と、予め定
めた周波数の基準クロックを生成する基準クロック生成
回路とを備え、前記追従クロックを前記メモリ回路の書
込みクロックとして前記ディジタル再生信号を前記メモ
リ回路に格納し、前記基準クロックを読出しクロックと
して前記メモリ回路に格納した前記ディジタル再生信号
を読出すことにより前記再生制御信号の時間軸補正を行
なうものである。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１７】図１は本発明の時間軸補正器の一実施例を
示すブロック図である。
示すブロック図である。
【００１８】本実施例の時間軸補正器は、図１に示すよ
うに、Ａ／Ｄ変換器１と、メモリ２と、Ｄ／Ａ変換器３
と、同期分離器４と、追従クロック生成器５と、メモリ
コントロール６と、基準クロック生成器７と、同期生成
器８とを備えて構成されている。以上の構成要素のうち
、追従クロック生成器５が前述の従来例の追従クロック
生成器９に代るほかは前述の従来例と同一のものであり
、したがって、これらの動作も同様である。
うに、Ａ／Ｄ変換器１と、メモリ２と、Ｄ／Ａ変換器３
と、同期分離器４と、追従クロック生成器５と、メモリ
コントロール６と、基準クロック生成器７と、同期生成
器８とを備えて構成されている。以上の構成要素のうち
、追従クロック生成器５が前述の従来例の追従クロック
生成器９に代るほかは前述の従来例と同一のものであり
、したがって、これらの動作も同様である。
【００１９】追従クロック生成器５は、図２に示すよう
に、複数の電圧レベルを発生する電圧発生器５１と、再
生制御信号Ｃにより電圧発生器５１から入力される電圧
レベルを選択する選択器５２と、選択器５２から出力さ
れる電圧レベルで周波数が制御される電圧制御発振器（
ＶＣＯ）５３と、従来例と同様の遅延器５４と、位相検
出器５５と、位相選択器５６とを備えて構成されている
。
に、複数の電圧レベルを発生する電圧発生器５１と、再
生制御信号Ｃにより電圧発生器５１から入力される電圧
レベルを選択する選択器５２と、選択器５２から出力さ
れる電圧レベルで周波数が制御される電圧制御発振器（
ＶＣＯ）５３と、従来例と同様の遅延器５４と、位相検
出器５５と、位相選択器５６とを備えて構成されている
。
【００２０】次に、本実施例の動作について説明する。
【００２１】再生制御信号Ｃは、ＶＴＲの再生方向と再
生速度とを示す信号である。たとえば、再生方向が順方
向の場合は正の符号で、逆方向の場合は負の符号でそれ
ぞれ表し、通常再生の速度の倍数ｎを示すディジタル数
値を再生制御信号Ｃとして用いる。選択器５２はこの再
生制御信号Ｃにより制御されて、電圧発生器５１から入
力された複数の電圧レベルの中から、以下の条件を満足
するようにＶＣＯ５３の周波数を制御する電圧レベルを
選択する。すなわち、通常再生速度（ｎ＝１）のときの
周波数ｆ１に対する再生速度ｎのときの周波数ｆｎが次
式のようになるように制御する。
生速度とを示す信号である。たとえば、再生方向が順方
向の場合は正の符号で、逆方向の場合は負の符号でそれ
ぞれ表し、通常再生の速度の倍数ｎを示すディジタル数
値を再生制御信号Ｃとして用いる。選択器５２はこの再
生制御信号Ｃにより制御されて、電圧発生器５１から入
力された複数の電圧レベルの中から、以下の条件を満足
するようにＶＣＯ５３の周波数を制御する電圧レベルを
選択する。すなわち、通常再生速度（ｎ＝１）のときの
周波数ｆ１に対する再生速度ｎのときの周波数ｆｎが次
式のようになるように制御する。
【００２２】
ｆｎ＝｛２６２．５−（ｎ−１）／２６２．５｝これに
より、再生信号の水平走査周波数と追従クロック生成器
５の出力するクロックＣＫの周波数とがほぼ一致する。
より、再生信号の水平走査周波数と追従クロック生成器
５の出力するクロックＣＫの周波数とがほぼ一致する。
【００２３】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。たとえば、本実施例では複数の電圧レベル入力か
ら、再生制御信号により所望の電圧レベルを選択してＶ
ＣＯを制御する位相選択型のものを説明したが、位相同
期ループを用いる位相同期型のものも、本発明の主旨を
逸脱しない限り適用できることは勿論である。
明は上記実施例に限られることなく種々の変形が可能で
ある。たとえば、本実施例では複数の電圧レベル入力か
ら、再生制御信号により所望の電圧レベルを選択してＶ
ＣＯを制御する位相選択型のものを説明したが、位相同
期ループを用いる位相同期型のものも、本発明の主旨を
逸脱しない限り適用できることは勿論である。
【００２４】
【発明の効果】以上説明したように、本発明の時間軸補
正器は、再生方向と再生速度を示す再生制御信号により
クロック周波数を再生信号の水平走査周波数とほぼ一致
させることができるので時間軸補正出力信号による画像
の水平方向における圧縮あるいは伸長を抑圧することが
できるという効果を有している。
正器は、再生方向と再生速度を示す再生制御信号により
クロック周波数を再生信号の水平走査周波数とほぼ一致
させることができるので時間軸補正出力信号による画像
の水平方向における圧縮あるいは伸長を抑圧することが
できるという効果を有している。
【図１】本発明の時間軸補正器の一実施例を示すブロッ
ク図である。
ク図である。
【図２】本実施例の時間軸補正器の追従クロック生成器
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図３】従来の時間軸補正器の一例を示すブロック図で
ある。
ある。
【図４】従来の時間軸補正器の追従クロック生成器の構
成例を示すブロック図である。
成例を示すブロック図である。
１ Ａ／Ｄ変換器
２ メモリ
３ Ｄ／Ａ変換器
４ 同期分離器
５，９ 追従クロック生成器
６ メモリコントロール
７ 基準クロック生成器
８ 同期生成器
５１ 電圧発生器
５２ 選択器
５３ ＶＣＯ
５４ 遅延器
５５ 位相検出器
５６ 位相選択器
９３ 発振器
Claims (1)
- 【請求項１】 磁気録画装置からの再生信号をアナロ
グディジタル変換したディジタル再生信号を格納するメ
モリ回路と、前記再生信号の再生方向と再生速度を示す
信号である再生制御信号により制御された周波数のクロ
ックを発生するクロック発生回路と前記再生信号から同
期分離された水平同期信号の位相に前記クロックの位相
を制御する位相制御回路とを備え前記水平同期信号の位
相に追従した追従クロックを生成する追従クロック生成
回路と、予め定めた周波数の基準クロックを生成する基
準クロック生成回路とを備え、前記追従クロックを前記
メモリ回路の書込みクロックとして前記ディジタル再生
信号を前記メモリ回路に格納し、前記基準クロックを読
出しクロックとして前記メモリ回路に格納した前記ディ
ジタル再生信号を読出すことにより前記再生制御信号の
時間軸補正を行なうことを特徴とする時間軸補正器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140547A JPH04365285A (ja) | 1991-06-13 | 1991-06-13 | 時間軸補正器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140547A JPH04365285A (ja) | 1991-06-13 | 1991-06-13 | 時間軸補正器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04365285A true JPH04365285A (ja) | 1992-12-17 |
Family
ID=15271217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3140547A Pending JPH04365285A (ja) | 1991-06-13 | 1991-06-13 | 時間軸補正器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04365285A (ja) |
-
1991
- 1991-06-13 JP JP3140547A patent/JPH04365285A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4438456A (en) | Time base corrector | |
| US5528307A (en) | Clock generator | |
| US5280396A (en) | Video signal processing apparatus for correcting time base of video signal | |
| JP2995923B2 (ja) | 同期クロック発生回路 | |
| JPH0239918B2 (ja) | ||
| JPH04365285A (ja) | 時間軸補正器 | |
| JPH09182029A (ja) | ジッタ低減回路 | |
| JPH03212081A (ja) | 磁気記録再生装置 | |
| WO1986003920A1 (fr) | Appareil magnetique d'enregistrement et de reproduction | |
| US4677459A (en) | Reference signal generator | |
| JP3151114B2 (ja) | 映像信号処理装置 | |
| KR100200806B1 (ko) | 시간축 보상회로 | |
| JP2525883B2 (ja) | 同期変換装置 | |
| JP2630871B2 (ja) | 映像信号時間軸補正回路 | |
| JP3555410B2 (ja) | 映像信号再生装置 | |
| JPH05207413A (ja) | 映像信号の処理装置 | |
| KR100189877B1 (ko) | 시간축 보정장치 | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| KR970006304B1 (ko) | 시간축보정장치 | |
| JP2530655Y2 (ja) | 走査線変換回路 | |
| JPH04237285A (ja) | 時間軸補正装置 | |
| JPS58151785A (ja) | 時間軸補正器 | |
| JPS61174886A (ja) | 時間軸補正装置 | |
| JPH0527310B2 (ja) | ||
| JPS5925512B2 (ja) | ビデオ信号の垂直同期方式 |