JPH0436634B2 - - Google Patents
Info
- Publication number
- JPH0436634B2 JPH0436634B2 JP59192881A JP19288184A JPH0436634B2 JP H0436634 B2 JPH0436634 B2 JP H0436634B2 JP 59192881 A JP59192881 A JP 59192881A JP 19288184 A JP19288184 A JP 19288184A JP H0436634 B2 JPH0436634 B2 JP H0436634B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- phase
- switch
- charge
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 13
- 238000007599 discharging Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は固体撮像素子として用いられる２相
CTDの駆動方法に関するものである。
CTDの駆動方法に関するものである。
従来例の構成とその問題点
近年、固体撮像素子は多画素化が進み、CCD
のゲート容量の増大及び転送周波数の増加によつ
て負荷容量を充放電する消費電力が増加してい
る。一方、固体撮像素子の周辺回路はIC化が進
み、低消費電力化が追求されているため、CCD
の消費電力の大きさがクローズアツプされてきて
いる。
のゲート容量の増大及び転送周波数の増加によつ
て負荷容量を充放電する消費電力が増加してい
る。一方、固体撮像素子の周辺回路はIC化が進
み、低消費電力化が追求されているため、CCD
の消費電力の大きさがクローズアツプされてきて
いる。
以下、図面を参照しながら従来の２相CCDの
駆動方法について説明する。
駆動方法について説明する。
第１図は従来の２相CCDの駆動方法を実現す
る回路の構成図を示すものである。第１図におい
ては、１は１相めのCCDのゲート端子、２は２
相めのCCDのゲート端子、３は１相めのCCDの
ゲート基板間の等価容量C1、４は２相めのCCD
のゲート基板間の等価容量C2、５は１相めと２
相めとCCDのゲート間結合容量Cc、６は端子１
を放電し端子２を充電するスイツチ、７は端子１
を充電し端子２を放電するスイツチ、８はＶボル
トの定電圧源である。
る回路の構成図を示すものである。第１図におい
ては、１は１相めのCCDのゲート端子、２は２
相めのCCDのゲート端子、３は１相めのCCDの
ゲート基板間の等価容量C1、４は２相めのCCD
のゲート基板間の等価容量C2、５は１相めと２
相めとCCDのゲート間結合容量Cc、６は端子１
を放電し端子２を充電するスイツチ、７は端子１
を充電し端子２を放電するスイツチ、８はＶボル
トの定電圧源である。
第２図は従来の２相CCDの駆動タイミングチ
ヤートを示すものである。第２図において、９は
スイツチ６を開閉するパルス、１０はスイツチ７
を開閉するパルス、１１は端子１に印加されるパ
ルス波形、１２は端子２に印加されるパルス波形
である。
ヤートを示すものである。第２図において、９は
スイツチ６を開閉するパルス、１０はスイツチ７
を開閉するパルス、１１は端子１に印加されるパ
ルス波形、１２は端子２に印加されるパルス波形
である。
以上のように構成された２相CCDの駆動方法
について、以下その動作を説明する。
について、以下その動作を説明する。
まず、端子１が定電圧源８によつてＶボルトま
で充電され、端子２が０ボルトまで放電した状態
から考える。パルス９が高電位になるとスイツチ
６が閉じ、端子１は０ボルトまで放電し、端子２
は定電圧源８によつてＶボルトまで充電される。
次にパルス９が低電位になつてスイツチ６が開い
た後、パルス１０が高電位になるとスイツチ７が
閉じ、単位１は定電圧源８によつてＶボルトまで
充電され、端子２は０ボルトまで放電する。さら
にパルス１０が低電位になつてスイツチ７が開い
た後、以上の動作が繰り返される。
で充電され、端子２が０ボルトまで放電した状態
から考える。パルス９が高電位になるとスイツチ
６が閉じ、端子１は０ボルトまで放電し、端子２
は定電圧源８によつてＶボルトまで充電される。
次にパルス９が低電位になつてスイツチ６が開い
た後、パルス１０が高電位になるとスイツチ７が
閉じ、単位１は定電圧源８によつてＶボルトまで
充電され、端子２は０ボルトまで放電する。さら
にパルス１０が低電位になつてスイツチ７が開い
た後、以上の動作が繰り返される。
しかしながら、上記のような構成では、端子１
及び端子２に定電圧源８から供給した電荷はすべ
て捨て去るので、定電圧源８から供給しなければ
ならない電力が高いという欠点を有していた。
及び端子２に定電圧源８から供給した電荷はすべ
て捨て去るので、定電圧源８から供給しなければ
ならない電力が高いという欠点を有していた。
ここで、従来例の消費電力を計算してみる。
１転送期間に端子１に充放電される電荷量を
Q1、１転送期間に端子２に充放電される電荷量
をQ2とすると、 Q1＝（C1＋Cc）Ｖ クーロン Q2＝（C2＋Cc）Ｖ クーロン となる。このとき、 ａ＝（主走査方向転送期間）／（主走査方向走査
期間） ｆ＝（主走査方向転送周波数） とすると、従来例の消費電力POは PO＝af（Q1＋Q2）Ｖ ＝af（C1＋C2＋2Cc）V2ワツト となる。
Q1、１転送期間に端子２に充放電される電荷量
をQ2とすると、 Q1＝（C1＋Cc）Ｖ クーロン Q2＝（C2＋Cc）Ｖ クーロン となる。このとき、 ａ＝（主走査方向転送期間）／（主走査方向走査
期間） ｆ＝（主走査方向転送周波数） とすると、従来例の消費電力POは PO＝af（Q1＋Q2）Ｖ ＝af（C1＋C2＋2Cc）V2ワツト となる。
発明の目的
本発明は上記欠点に鑑み、２相CCを従来例よ
りも少ない消費電力で同等の駆動を行なうことが
できる、２相CTDの駆動方法を提供するもので
ある。
りも少ない消費電力で同等の駆動を行なうことが
できる、２相CTDの駆動方法を提供するもので
ある。
発明の構成
この目的を達成するために本発明の２相CCD
の駆動方法は、端子１と端子２との間にスイツチ
を接続し、端子１と端子２との間で電荷の移動を
行なうことから構成されている。この構成によつ
て端子１と端子２を充電する電荷の一部を定電圧
源から供給する駆動方法が実現できることとな
る。
の駆動方法は、端子１と端子２との間にスイツチ
を接続し、端子１と端子２との間で電荷の移動を
行なうことから構成されている。この構成によつ
て端子１と端子２を充電する電荷の一部を定電圧
源から供給する駆動方法が実現できることとな
る。
実施例の説明
以下、本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
第３図は本発明の実施例における２相CCDの
駆動方法を実現する回路の構成図を示すものであ
る。第３図において、１３は端子１と端子２とを
接続して電荷の移動を行なうスイツチである。
駆動方法を実現する回路の構成図を示すものであ
る。第３図において、１３は端子１と端子２とを
接続して電荷の移動を行なうスイツチである。
第４図は本発明の実施例における２相CCDの
駆動タイミングチヤートである。第４図におい
て、１４はスイツチ１３を開閉するパルス、１５
は端子１に印加されるパルス波形、１６は端子２
に印加されるパルス波形である。
駆動タイミングチヤートである。第４図におい
て、１４はスイツチ１３を開閉するパルス、１５
は端子１に印加されるパルス波形、１６は端子２
に印加されるパルス波形である。
以上のように構成された２相CCDの駆動方法
について、以下その動作を説明する。
について、以下その動作を説明する。
まず、端子１が定電圧源８によつてＶボルトま
で充電され、端子２が０ボルトまで放電した状態
から考える。このとき、端子１に蓄積している電
荷量Q1及び端子２に蓄積している電荷量Q2は Q1＝（C1＋Cc）Ｖ クーロン Q2＝０ クーロン である。
で充電され、端子２が０ボルトまで放電した状態
から考える。このとき、端子１に蓄積している電
荷量Q1及び端子２に蓄積している電荷量Q2は Q1＝（C1＋Cc）Ｖ クーロン Q2＝０ クーロン である。
次に、パルス１４が高電位になるとスイツチ１
３が閉じ、端子１から端子２へ Qt＝C1＋Cc／C1＋C2C2V クーロン の電荷が移動し、端子１及び端子２の電位は Vned＝C1＋Cc／C1＋C2Ｖ ボルト になる。このとき、端子１に蓄積している電荷量
Q1′、及び端子２に蓄積している電荷量Q2′は Q1′＝C1＋Cc／C1＋C2C1V クーロン Q2′＝C1＋Cc／C1＋C2C2V クーロン である。
３が閉じ、端子１から端子２へ Qt＝C1＋Cc／C1＋C2C2V クーロン の電荷が移動し、端子１及び端子２の電位は Vned＝C1＋Cc／C1＋C2Ｖ ボルト になる。このとき、端子１に蓄積している電荷量
Q1′、及び端子２に蓄積している電荷量Q2′は Q1′＝C1＋Cc／C1＋C2C1V クーロン Q2′＝C1＋Cc／C1＋C2C2V クーロン である。
次に、パルス１４が低電位になつてスイツチ１
３が開いた後、パルス９が高電位になるとスイツ
チ６が閉じ、端子１は０ボルトまで放置し、端子
２はＶボルトまで充電される。このとき、端子１
に蓄積している電荷量Q1″及び端子２に蓄積して
いる電荷量Q2″は Q1″＝０ クーロン Q2″＝（C2＋Cc）Ｖ クーロン である。従つて、このとき端子１から捨て去られ
た電荷量Qc及び定電圧源８から端子２へ供給さ
れた電荷量Qsは Qc＝Q1′−Q1″＝C1＋Cc／C1＋C2C1V クーロン Qs＝Q2″−Q2′＝C2 2＋C1Cc／C1＋C2Ｖ クーロン である。
３が開いた後、パルス９が高電位になるとスイツ
チ６が閉じ、端子１は０ボルトまで放置し、端子
２はＶボルトまで充電される。このとき、端子１
に蓄積している電荷量Q1″及び端子２に蓄積して
いる電荷量Q2″は Q1″＝０ クーロン Q2″＝（C2＋Cc）Ｖ クーロン である。従つて、このとき端子１から捨て去られ
た電荷量Qc及び定電圧源８から端子２へ供給さ
れた電荷量Qsは Qc＝Q1′−Q1″＝C1＋Cc／C1＋C2C1V クーロン Qs＝Q2″−Q2′＝C2 2＋C1Cc／C1＋C2Ｖ クーロン である。
次に、パルス９が低電位になつてスイツチ６が
開いた後、パルス１４が高電位になるとスイツチ
１３が閉じ、端子２から端子１へ Qt′＝C2＋Cc／C1＋C2C1V クーロン の電荷が移動し、端子１及び端子２の電位は V′ned＝C2＋Cc／C1＋C2Ｖ ボルト になる。このとき、端子１に蓄積している電荷量
Q1及び端子２に蓄積している電荷量Q2は Q1＝C2＋Cc／C1＋C2C1V クーロン Q2＝C2＋Cc／C1＋C2C2V クーロン である。
開いた後、パルス１４が高電位になるとスイツチ
１３が閉じ、端子２から端子１へ Qt′＝C2＋Cc／C1＋C2C1V クーロン の電荷が移動し、端子１及び端子２の電位は V′ned＝C2＋Cc／C1＋C2Ｖ ボルト になる。このとき、端子１に蓄積している電荷量
Q1及び端子２に蓄積している電荷量Q2は Q1＝C2＋Cc／C1＋C2C1V クーロン Q2＝C2＋Cc／C1＋C2C2V クーロン である。
次に、パルス１４が低電位になつてスイツチ１
３が開いた後、パルス１０が高電位になるとスイ
ツチ７が閉じ、端子１はＶボルトまで充電され、
端子２は０ボルトまで放電する。このとき、端子
１に蓄積している電荷量Q1及び端子２に蓄積し
ている電荷量Q2は Q1＝（C1＋Cc）Ｖ クーロン Q2＝０ クーロン である。従つて、このとき定電圧源８から端子１
へ供給される電荷量Qs′及び端子２から捨て去ら
れる電荷量Qc′は Qs′＝Q1−Q1＝C1 2＋C2Cc／C1＋C2Ｖ クーロン Qc′＝Q2−Q2＝C2＋Cc／C1＋C2C2V クーロン である。
３が開いた後、パルス１０が高電位になるとスイ
ツチ７が閉じ、端子１はＶボルトまで充電され、
端子２は０ボルトまで放電する。このとき、端子
１に蓄積している電荷量Q1及び端子２に蓄積し
ている電荷量Q2は Q1＝（C1＋Cc）Ｖ クーロン Q2＝０ クーロン である。従つて、このとき定電圧源８から端子１
へ供給される電荷量Qs′及び端子２から捨て去ら
れる電荷量Qc′は Qs′＝Q1−Q1＝C1 2＋C2Cc／C1＋C2Ｖ クーロン Qc′＝Q2−Q2＝C2＋Cc／C1＋C2C2V クーロン である。
さらに、パルス１４が低電位になつてスイツチ
１３が開いた後、以上の動作が繰り返される。
１３が開いた後、以上の動作が繰り返される。
ここで、１転送期間に端子１と端子２の間でや
りとりされる電荷量Qttptは Qttpt＝Qt＋Qt′＝2C1C2
＋（C1＋C2）Cc／C1＋C2Ｖクーロン であり、端子１と端子２から捨て去られる電荷
Qctptは、 Qctpt＝Qc＋Qc′＝C1 2＋C2 2＋（C1
＋C2）Cc／C1＋C2Ｖクーロン であり、定電圧源８から端子１と端子２に供給さ
れる電荷Qstptは Qstpt＝Qs＋Qs′＝C1 2＋C2 2＋（C1
＋C2）Cc／C1＋C2Ｖクーロン である。
りとりされる電荷量Qttptは Qttpt＝Qt＋Qt′＝2C1C2
＋（C1＋C2）Cc／C1＋C2Ｖクーロン であり、端子１と端子２から捨て去られる電荷
Qctptは、 Qctpt＝Qc＋Qc′＝C1 2＋C2 2＋（C1
＋C2）Cc／C1＋C2Ｖクーロン であり、定電圧源８から端子１と端子２に供給さ
れる電荷Qstptは Qstpt＝Qs＋Qs′＝C1 2＋C2 2＋（C1
＋C2）Cc／C1＋C2Ｖクーロン である。
従つて本発明の実施例の消費電力PNは
PN＝afQstptＶ
＝afC1 2＋C2 2＋（C1＋C2）Cc／C1＋C2V2ワツト
となる。
そこで、従来例の消費電力POと本発明の実施
例の消費電力PNの比較を行なつてみる。まず両
者の差をとると PO−PN＝af2C1C2＋（C1＋C2）Cc／C1＋C2V2 ＝afQttpt ワツト となり、これは本発明の実施例の端子１と端子２
との間でやりとりされる電力を示している。即
ち、本発明の実施例では、従来例に比べて、端子
１と端子２との間でやりとりされる電力の分だけ
少ない消費電力で駆動できることを示している。
例の消費電力PNの比較を行なつてみる。まず両
者の差をとると PO−PN＝af2C1C2＋（C1＋C2）Cc／C1＋C2V2 ＝afQttpt ワツト となり、これは本発明の実施例の端子１と端子２
との間でやりとりされる電力を示している。即
ち、本発明の実施例では、従来例に比べて、端子
１と端子２との間でやりとりされる電力の分だけ
少ない消費電力で駆動できることを示している。
次に両者の比をとると
PN／PO＝１／C1＋C2＋2Cc・C1 2
＋C2 2＋（C1＋C2）Cc／C1＋C2＝
１／１＋１／１＋（C1−C2）2／（C1＋C2）Cc＋2C1C2 となり、C1＝C2のとき（PN／PO）mm＝1/2となる。
＋C2 2＋（C1＋C2）Cc／C1＋C2＝
１／１＋１／１＋（C1−C2）2／（C1＋C2）Cc＋2C1C2 となり、C1＝C2のとき（PN／PO）mm＝1/2となる。
これはC1＝C2の条件が満たされているとき、C1，
Ccの容量値に関係なく、本発明の実施例は従来例
に比べて1/2の消費電力で２相CCDを駆動できる
ことを示している。そして、C1＝C2の条件は実
際にほとんど満たされている条件である。
Ccの容量値に関係なく、本発明の実施例は従来例
に比べて1/2の消費電力で２相CCDを駆動できる
ことを示している。そして、C1＝C2の条件は実
際にほとんど満たされている条件である。
以上のように本実施例によれば、１相めのゲー
トと２相めのゲートとの間にスイツチを設け、各
相を充放電する直前にスイツチを閉じて一部の電
荷をやりとりすることにより、２相CCDを少な
い消費電力で駆動することができる。
トと２相めのゲートとの間にスイツチを設け、各
相を充放電する直前にスイツチを閉じて一部の電
荷をやりとりすることにより、２相CCDを少な
い消費電力で駆動することができる。
なお、本実施例では２相CTDを２相CCDとし
たが、２相CTDは一般の遅延素子でも同等の効
果を得ることができる。
たが、２相CTDは一般の遅延素子でも同等の効
果を得ることができる。
発明の効果
以上のように本発明は、２相CTDの１相めの
ゲートと２相めのゲートとの間にスイツチを設
け、各相を定電圧源で充電する直前にスイツチを
一定期間閉じることによつて、他相に蓄積されて
いた電荷の一部をとり込み、２相CTDを駆動す
るために定電圧源から供給する電力を軽減させる
ことができ、その実用的効果は大なるものがあ
る。
ゲートと２相めのゲートとの間にスイツチを設
け、各相を定電圧源で充電する直前にスイツチを
一定期間閉じることによつて、他相に蓄積されて
いた電荷の一部をとり込み、２相CTDを駆動す
るために定電圧源から供給する電力を軽減させる
ことができ、その実用的効果は大なるものがあ
る。
第１図は従来の２相CCDの駆動方法を実現す
る回路の構成図、第２図は従来の２相CCDの駆
動タイミングチヤート、第３図は本発明の実施例
における２相CCDの駆動方法を実現する回路の
構成図、第４図は本発明の実施例における２相
CCDの駆動タイミングチヤートである。 １……１相めのCCDのゲート端子、２……２
相めのCCDのゲート端子、３……１相めのCCD
のゲート基板間の等価容量C1、４……２相めの
CCDのゲート基板間の等価容量C2、５……１相
めと２相めのCCDのゲート間結合容量Cc、６…
…端子１を放電し端子２を充電するスイツチ、７
……端子１を充電し端子２を放電するスイツチ、
８……Ｖボルトの定電圧源、９……スイツチ６を
開閉するパルス、１０……スイツチ７を開閉する
パルス、１１……端子１に印加されるパルス波
形、１２……端子２に印加されるパルス波形、１
３……端子１と端子２とを接続して電荷の移動を
行なうスイツチ、１４……スイツチ１３を開閉す
るパルス、１５……端子１に印加されるパルス波
形、１６……端子２に印加されるパルス波形。
る回路の構成図、第２図は従来の２相CCDの駆
動タイミングチヤート、第３図は本発明の実施例
における２相CCDの駆動方法を実現する回路の
構成図、第４図は本発明の実施例における２相
CCDの駆動タイミングチヤートである。 １……１相めのCCDのゲート端子、２……２
相めのCCDのゲート端子、３……１相めのCCD
のゲート基板間の等価容量C1、４……２相めの
CCDのゲート基板間の等価容量C2、５……１相
めと２相めのCCDのゲート間結合容量Cc、６…
…端子１を放電し端子２を充電するスイツチ、７
……端子１を充電し端子２を放電するスイツチ、
８……Ｖボルトの定電圧源、９……スイツチ６を
開閉するパルス、１０……スイツチ７を開閉する
パルス、１１……端子１に印加されるパルス波
形、１２……端子２に印加されるパルス波形、１
３……端子１と端子２とを接続して電荷の移動を
行なうスイツチ、１４……スイツチ１３を開閉す
るパルス、１５……端子１に印加されるパルス波
形、１６……端子２に印加されるパルス波形。
Claims (1)
- 【特許請求の範囲】 １ ２相CTDの１相めのゲートと２相めのゲー
トとの間にスイツチが接続され、前記１相めのゲ
ートに蓄積された電荷を放電する直前で前記２相
めのゲートに電荷を充電する直前に、一定期間前
記スイツチを閉じ、前記１相めのゲートに蓄積さ
れた電荷の一部を前記２相めのゲートに移動さ
せ、あるいは前記２相めに蓄積された電荷を放電
する直前で前記１相めのゲートに電荷を充電する
直前に、一定期間前記スイツチを閉じ、前記２相
めのゲートに蓄積された電荷の一部を前記１相め
のゲートに移動させることを特徴とする２相
CTDの駆動方法。 ２ スイツチがアナログスイツチで構成されるこ
とを特徴とする特許請求の範囲第１項記載の２相
CTDの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192881A JPS6170876A (ja) | 1984-09-14 | 1984-09-14 | ２相ｃｔｄの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192881A JPS6170876A (ja) | 1984-09-14 | 1984-09-14 | ２相ｃｔｄの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170876A JPS6170876A (ja) | 1986-04-11 |
| JPH0436634B2 true JPH0436634B2 (ja) | 1992-06-16 |
Family
ID=16298527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59192881A Granted JPS6170876A (ja) | 1984-09-14 | 1984-09-14 | ２相ｃｔｄの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6170876A (ja) |
-
1984
- 1984-09-14 JP JP59192881A patent/JPS6170876A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6170876A (ja) | 1986-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5306954A (en) | Charge pump with symmetrical +V and -V outputs | |
| JPH0457125B2 (ja) | ||
| EP0099583B1 (en) | Charge-coupled device output circuit | |
| JP3403006B2 (ja) | 半導体集積回路装置 | |
| EP0142520B1 (en) | Circuit for effecting improved slew rate of operational amplifiers | |
| JPH0344275A (ja) | 電荷転送装置及び固体撮像装置 | |
| JPH0436634B2 (ja) | ||
| US4031490A (en) | Analog signal processor | |
| EP0695082A1 (en) | Capacitive load driving circuit | |
| US4103333A (en) | Charge coupled correlator device | |
| JPS6251506B2 (ja) | ||
| JPH01303757A (ja) | 容量性インピーダンスを持つ素子の駆動回路 | |
| JP3524845B2 (ja) | チャージポンプ回路 | |
| JPH0438079B2 (ja) | ||
| JPH05110406A (ja) | 出力回路 | |
| JPH0666622B2 (ja) | 増巾器 | |
| JP3321887B2 (ja) | 電荷転送装置 | |
| JP2822209B2 (ja) | 電荷転送装置及びその駆動方法並びに固体撮像装置及びその駆動方法 | |
| KR100202178B1 (ko) | 스위치드 커패시터 | |
| JPS636959B2 (ja) | ||
| JPS60197006A (ja) | スイツチトキヤパシタ演算増幅器 | |
| JPH0533875B2 (ja) | ||
| JPS6236315B2 (ja) | ||
| JPS6345097Y2 (ja) | ||
| JPS636958B2 (ja) |