JPS6170876A - ２相ｃｔｄの駆動方法 - Google Patents
２相ｃｔｄの駆動方法Info
- Publication number
- JPS6170876A JPS6170876A JP59192881A JP19288184A JPS6170876A JP S6170876 A JPS6170876 A JP S6170876A JP 59192881 A JP59192881 A JP 59192881A JP 19288184 A JP19288184 A JP 19288184A JP S6170876 A JPS6170876 A JP S6170876A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switch
- phase
- charge
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000007599 discharging Methods 0.000 claims description 4
- 238000001444 catalytic combustion detection Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 241000276457 Gadidae Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は固体撮像素子として用いられる２相ＣＴＤの駆
動方法に関するものである。
動方法に関するものである。
従来例の構成とその問題点
近年、固体撮像素子は多画素化が進み、ＣＯＤのゲート
容量の増大及び転送周波数の増加によって負荷容量を充
放電する消費電力が増加している。
容量の増大及び転送周波数の増加によって負荷容量を充
放電する消費電力が増加している。
一方、固体撮像素子の周辺回路はＩＣ化が進み、低消費
電力化が追求されているため°、ＣＯＤの消費電力の大
きさがクローズアップされてきている。
電力化が追求されているため°、ＣＯＤの消費電力の大
きさがクローズアップされてきている。
以下、図面を参照しながら従来の２相ＣＣＤの駆動方法
について説明する。
について説明する。
第１図は従来の２相ＣＣＤの駆動方法を実現する回路の
構成図を示すものである。第１図において、１は１相め
のＣＣＤのゲート端子、２は２相めのＣＯＤのゲート端
子、３は１相めのＣＣＤのゲート基板間の等価容量Ｃ１
，４は２相めのＣＣＤのゲート基板間の等価容量Ｃ２，
５は１相めと２相めのＣＣＤのゲート間結合容量Ｃｃ、
６は端子１を放電し端子２を充電するスイッチ、７は端
子１を充電し端子２を放電するスイッチ、８はＶボルト
の定電圧源である。
構成図を示すものである。第１図において、１は１相め
のＣＣＤのゲート端子、２は２相めのＣＯＤのゲート端
子、３は１相めのＣＣＤのゲート基板間の等価容量Ｃ１
，４は２相めのＣＣＤのゲート基板間の等価容量Ｃ２，
５は１相めと２相めのＣＣＤのゲート間結合容量Ｃｃ、
６は端子１を放電し端子２を充電するスイッチ、７は端
子１を充電し端子２を放電するスイッチ、８はＶボルト
の定電圧源である。
第２図は従来の２相ＣＣＤの駆動タイミングチャートを
示すものである。第２図において、９はスイッチ６を開
閉するパルス、１０はスイッチ７を開閉するパルス、１
１は端子１に印加されるパルス波形、１２は端子２に印
加されるパルス波形である。
示すものである。第２図において、９はスイッチ６を開
閉するパルス、１０はスイッチ７を開閉するパルス、１
１は端子１に印加されるパルス波形、１２は端子２に印
加されるパルス波形である。
以上のように構成された２相ＣＣＤの駆動方法について
、以下その動作を説明する。
、以下その動作を説明する。
まず、端子１が定電圧源８によってＶボルトまで充電さ
れ、端子２がＯポルトまで放電した状態から考える。パ
ルス９が高電位になるとスイッチ６が閉じ、端子１は０
ボルトまで放電し、端子２は定電圧源８によってＶポル
トまで充電される。
れ、端子２がＯポルトまで放電した状態から考える。パ
ルス９が高電位になるとスイッチ６が閉じ、端子１は０
ボルトまで放電し、端子２は定電圧源８によってＶポル
トまで充電される。
次にパルス９が低電位になってスイッチ６が開いた後、
パルス１０が高電位になるとスイッチ７が閉じ、端子１
は定電圧源８によってＶボルトまで充電され、端子２は
０ボルトまで放電する。さらにパルス１０が低電位にな
ってスイッチ７が開いた後、以上の動作が繰シ返される
。
パルス１０が高電位になるとスイッチ７が閉じ、端子１
は定電圧源８によってＶボルトまで充電され、端子２は
０ボルトまで放電する。さらにパルス１０が低電位にな
ってスイッチ７が開いた後、以上の動作が繰シ返される
。
しかしながら、上記のような構成では、端子１及び端子
２に定電圧源８から供給した電荷はすべて捨て去るので
、定電圧源８から供給しなければならない電力が高いと
いう欠点を有していた。
２に定電圧源８から供給した電荷はすべて捨て去るので
、定電圧源８から供給しなければならない電力が高いと
いう欠点を有していた。
ここで、従来例の消費電力を計算してみる。
１転送期間に端子１に充放電される電荷量を０１．１転
送期間に端子２に充放電される電荷量をＱ２とすると、 Ｑ ＝（Ｃ１＋Ｃｏ）ｖ クーロン Ｑ ＝ （Ｃ２＋ｃｃ） Ｖ り−ｏ ンとなる。こ
のとき、 α＝（主走査方向転送期間）／（主走査方向走査期間）
ｆ＝ｃ主走査方向転送周波数） とすると、従来例の消費電力Ｐ０は Ｐ −（ｌｆ（０１＋０２）Ｖ ＝αｆ（Ｃ１＋０２＋２００）ｖ ワットとなる。
送期間に端子２に充放電される電荷量をＱ２とすると、 Ｑ ＝（Ｃ１＋Ｃｏ）ｖ クーロン Ｑ ＝ （Ｃ２＋ｃｃ） Ｖ り−ｏ ンとなる。こ
のとき、 α＝（主走査方向転送期間）／（主走査方向走査期間）
ｆ＝ｃ主走査方向転送周波数） とすると、従来例の消費電力Ｐ０は Ｐ −（ｌｆ（０１＋０２）Ｖ ＝αｆ（Ｃ１＋０２＋２００）ｖ ワットとなる。
発明の目的
本発明は上記欠点に鑑み、２相ＣＣＤを従来例よりも少
ない消費電力で同等の駆動を行なうことができる、２相
ＣＴＤの駆動方法を提供するものである。
ない消費電力で同等の駆動を行なうことができる、２相
ＣＴＤの駆動方法を提供するものである。
発明の構成
この目的を達成するために本発明の２相ＣＣＤの駆動方
法は、端子１と端子２との間にスイッチを接続し、端子
１と端子２との間で電荷の移動を行なうことから構成さ
れている。この構成によって端子１と端子２を充電する
電荷の一部を定電圧源から供給する駆動方法が実現でき
ることとなる。
法は、端子１と端子２との間にスイッチを接続し、端子
１と端子２との間で電荷の移動を行なうことから構成さ
れている。この構成によって端子１と端子２を充電する
電荷の一部を定電圧源から供給する駆動方法が実現でき
ることとなる。
実施例の説明
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第３図は本発明の実施例における２相ＣＣＤの駆動方法
を実現する回路の構成図を示すものである。第３図にお
いて、１３は端子１と端子２とを接続して電荷の移動を
行なうスイッチである。
を実現する回路の構成図を示すものである。第３図にお
いて、１３は端子１と端子２とを接続して電荷の移動を
行なうスイッチである。
第４図は本発明の実施例における２相ＣＣＤの駆動タイ
ミングチャートである。第４図において、１４はスイッ
チ１３を開閉するパルス、１５は端子１に印加されるパ
ルス波形、１６は端子２に印加されるパルス波形である
。
ミングチャートである。第４図において、１４はスイッ
チ１３を開閉するパルス、１５は端子１に印加されるパ
ルス波形、１６は端子２に印加されるパルス波形である
。
以上のように構成された２相ＣＣＤの駆動方法について
、以下その動作を説明する。
、以下その動作を説明する。
まず、端子１が定電圧源８によってＶボルトまで充電さ
れ、端子２が０ボルトまで放電した状態から考える。こ
のとき、端子１に蓄積している電荷量Ｑ１及び端子２に
蓄積している電荷量Ｑ２はＱ ＝（Ｃ１＋ｃｃ）ｖ ク
ーロン Ｑ２＝０ クーロン である。
れ、端子２が０ボルトまで放電した状態から考える。こ
のとき、端子１に蓄積している電荷量Ｑ１及び端子２に
蓄積している電荷量Ｑ２はＱ ＝（Ｃ１＋ｃｃ）ｖ ク
ーロン Ｑ２＝０ クーロン である。
次に、パルス１４が高電位になるとスイッチ１３が閉じ
、端子１から端子２へ の電荷が移動し、端子１及び端子２の電位はになる。こ
のとき、端子１に蓄積している電荷量Ｑ１／、及び端子
２に蓄積している電荷量Ｑ２′はである。
、端子１から端子２へ の電荷が移動し、端子１及び端子２の電位はになる。こ
のとき、端子１に蓄積している電荷量Ｑ１／、及び端子
２に蓄積している電荷量Ｑ２′はである。
次に、パルス１４が低電位になってスイッチ１３が開い
た後、パルス９が高電位になるとスイッチ６が閉じ、端
子１はＯポルトまで放電し、端子２はＶボルトマで充電
される。このとき、端子１に蓄積している電荷量Ｑ１′
及び端子２に蓄積している電荷量Ｑ２／／は Ｑｌ“＝Ｏり〜ロン Ｑ“＝（Ｃ２” Ｃｃ ） Ｖ クー’ ／である
。従って、このとき端子１から捨て去られた電荷量ＱＣ
及び定電圧源８から端子２へ供給された電荷量Ｑｓは である。
た後、パルス９が高電位になるとスイッチ６が閉じ、端
子１はＯポルトまで放電し、端子２はＶボルトマで充電
される。このとき、端子１に蓄積している電荷量Ｑ１′
及び端子２に蓄積している電荷量Ｑ２／／は Ｑｌ“＝Ｏり〜ロン Ｑ“＝（Ｃ２” Ｃｃ ） Ｖ クー’ ／である
。従って、このとき端子１から捨て去られた電荷量ＱＣ
及び定電圧源８から端子２へ供給された電荷量Ｑｓは である。
次に、パルス９が低電位になってスイッチ６が開いた後
、パルス１４が高電位になるとスイッチ１３が閉じ、端
子２から端子１へ の電荷が移動し、端子１及び端子２の電位はになる。こ
のとき、端子１に蓄積している電荷量Ｑ１“′及び端子
２に蓄積している電荷量Ｑ２″′はである。
、パルス１４が高電位になるとスイッチ１３が閉じ、端
子２から端子１へ の電荷が移動し、端子１及び端子２の電位はになる。こ
のとき、端子１に蓄積している電荷量Ｑ１“′及び端子
２に蓄積している電荷量Ｑ２″′はである。
次に、パルス１４が低電位になってスイッチ１３が開い
た後、パルス１ｏが高電位になるとスイッチ７が閉じ、
端子１はＶポルトまで充電され、端子２は０ボルトまで
放電する。このとき、端子１に蓄積している電荷量Ｑ１
及び端子２に蓄積している電荷量Ｑ２は Ｑ１＝（Ｃ１＋Ｃ，）Ｖ クーロン Ｑ２＝Ｑ クーロン である。従って、このとき定電圧源８から端子１へ供給
される電荷量Ｑｓ′及び端子２から捨て去られる電荷量
Ｑｃ′は である。
た後、パルス１ｏが高電位になるとスイッチ７が閉じ、
端子１はＶポルトまで充電され、端子２は０ボルトまで
放電する。このとき、端子１に蓄積している電荷量Ｑ１
及び端子２に蓄積している電荷量Ｑ２は Ｑ１＝（Ｃ１＋Ｃ，）Ｖ クーロン Ｑ２＝Ｑ クーロン である。従って、このとき定電圧源８から端子１へ供給
される電荷量Ｑｓ′及び端子２から捨て去られる電荷量
Ｑｃ′は である。
さらに、パルス１４が低電位になってスイッチ１３か開
いた後、以上の動作が繰シ返される。
いた後、以上の動作が繰シ返される。
ここで、１転送期間に端子１と端子２の間でやりとりさ
れる電荷量Ｑｔｔ。、は であり、端子１と端子２から捨て去られる電荷ｏ ｃｔ
ｏｔは・ であり、定電圧源８から端子１と端子２釦供給される電
荷Ｑｓｔ０．は である。
れる電荷量Ｑｔｔ。、は であり、端子１と端子２から捨て去られる電荷ｏ ｃｔ
ｏｔは・ であり、定電圧源８から端子１と端子２釦供給される電
荷Ｑｓｔ０．は である。
従って本発明の実施例の消費電力ＰＮはｐＮ＝αｆＱｓ
ｔｏｔｖ となる。
ｔｏｔｖ となる。
そこで、従来例の消費電力Ｐ０と本発明の実施例の消費
電力ＰＮの比較を行なってみる。まず両者の差をとると ＝αｆＱｔｔｏｔ■ ワット となり、これは本発明の実施例の端子１と端子２との間
でやシとすされる電力を示している。即ち、本発明の実
施例では、従来例に比べて、端子１と端子２との間でや
りとりされる電力の分だけ少ない消費電力で駆動できる
ことを示している。
電力ＰＮの比較を行なってみる。まず両者の差をとると ＝αｆＱｔｔｏｔ■ ワット となり、これは本発明の実施例の端子１と端子２との間
でやシとすされる電力を示している。即ち、本発明の実
施例では、従来例に比べて、端子１と端子２との間でや
りとりされる電力の分だけ少ない消費電力で駆動できる
ことを示している。
次に両者の比をとると
れはＣ１＝０２の条件が満たされているとき、Ｃ１゜Ｃ
ｃの容量値に関係なく、本発明の実施例は従来例に比べ
て−の消費電力で２相ＣＣＤを駆動できることを示して
いる。そして、Ｃ１＝０２の条件は実際にはほとんど満
たされている条件である。
ｃの容量値に関係なく、本発明の実施例は従来例に比べ
て−の消費電力で２相ＣＣＤを駆動できることを示して
いる。そして、Ｃ１＝０２の条件は実際にはほとんど満
たされている条件である。
以上のように本実施例によれば、１相めのゲートと２相
めのゲートとの間にスイッチを設け、各相を充放電する
直前にスイッチを閉じて一部の電荷をやりとりすること
によシ、２相ＣＣＤを少ない消費電力で駆動することが
できる。
めのゲートとの間にスイッチを設け、各相を充放電する
直前にスイッチを閉じて一部の電荷をやりとりすること
によシ、２相ＣＣＤを少ない消費電力で駆動することが
できる。
なお、本実施例では２相ＣＴＤを２相ＣＣＤとしたが、
２相ＣＴＤは一般の遅延素子でも同等の効果を得ること
ができる。
２相ＣＴＤは一般の遅延素子でも同等の効果を得ること
ができる。
発明の効果
以上のように本発明は、２相ＣＴＤの１相めのゲートと
２相めのゲートとの間にスイッチを設け、各相を定電圧
源で充電する直前にスイッチを一定期間開じることによ
って、他相に蓄積されていた電荷の一部をと９込み、２
相ＣＴＤを駆動するために定電圧源から供給する電力を
軽減させることができ、その実用的効果は大なるものが
ある。
２相めのゲートとの間にスイッチを設け、各相を定電圧
源で充電する直前にスイッチを一定期間開じることによ
って、他相に蓄積されていた電荷の一部をと９込み、２
相ＣＴＤを駆動するために定電圧源から供給する電力を
軽減させることができ、その実用的効果は大なるものが
ある。
第１図は従来の２相ＣＣＤの駆動方法を実現する回路の
構成図、第２図は従来の２相ＣＣＤの駆動タイミングチ
ャート、第３図は本発明の実施例における２相ＣＣＤの
駆動方法を実現する回路の構成図、第４図は本発明の実
施例における２相ＣＣＤの駆動タイミングチャートであ
る。 １・・・・１相めのＣＣＤのゲート端子、２・・・・・
・２相めのＣＣＤのゲート端子、３−・・・・１相めの
ＣＣＤのゲート基板間の等価容量Ｃ１，４・・・・−・
２相めのＣＣＤのゲート基板間の特価容量Ｃ２，６・・
・・・・１相めと２相めのＣＣＤのゲート間結合容量Ｃ
ｃ１６・・・・・・端子１を放電し端子２を充電するス
イッチ、７・・・・・・端子１を充電し端子２を放電す
るスイッチ、８・・・・・・Ｖボルトの定電圧源、９・
・・・・スイッチ６を開閉するパルス、１ｏ・・・・・
・スイッチ７ｔ−開閉するパルス、１１・・・・・・端
子１に印加されるパルス波形、１２・・・・・・端子２
に印加されるパルス波形、１３・・・・・・端子１と端
子２とを接続して電荷の移動を行なうスイッチ、１４・
・・・・スイッチ１３を開閉するパルス、１６・・・・
一端子１に印加されるパルス波形、１６−・端子２に印
加されるパルス波形。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
構成図、第２図は従来の２相ＣＣＤの駆動タイミングチ
ャート、第３図は本発明の実施例における２相ＣＣＤの
駆動方法を実現する回路の構成図、第４図は本発明の実
施例における２相ＣＣＤの駆動タイミングチャートであ
る。 １・・・・１相めのＣＣＤのゲート端子、２・・・・・
・２相めのＣＣＤのゲート端子、３−・・・・１相めの
ＣＣＤのゲート基板間の等価容量Ｃ１，４・・・・−・
２相めのＣＣＤのゲート基板間の特価容量Ｃ２，６・・
・・・・１相めと２相めのＣＣＤのゲート間結合容量Ｃ
ｃ１６・・・・・・端子１を放電し端子２を充電するス
イッチ、７・・・・・・端子１を充電し端子２を放電す
るスイッチ、８・・・・・・Ｖボルトの定電圧源、９・
・・・・スイッチ６を開閉するパルス、１ｏ・・・・・
・スイッチ７ｔ−開閉するパルス、１１・・・・・・端
子１に印加されるパルス波形、１２・・・・・・端子２
に印加されるパルス波形、１３・・・・・・端子１と端
子２とを接続して電荷の移動を行なうスイッチ、１４・
・・・・スイッチ１３を開閉するパルス、１６・・・・
一端子１に印加されるパルス波形、１６−・端子２に印
加されるパルス波形。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- 【特許請求の範囲】 １）２相ＣＴＤの１相めのゲートと２相めのゲートとの
間にスイッチが接続され、前記１相めのゲートに蓄積さ
れた電荷を放電する直前で前記２相めのゲートに電荷を
充電する直前に、一定期間前記スイッチを閉じ、前記１
相めのゲートに蓄積された電荷の一部を前記２相めのゲ
ートに移動させ、あるいは前記２相めに蓄積された電荷
を放電する直前で前記１相めのゲートに電荷を充電する
直前に、一定期間前記スイッチを閉じ、前記２相めのゲ
ートに蓄積された電荷の一部を前記１相めのゲートに移
動させることを特徴とする２相ＣＴＤの駆動方法。 ２）スイッチがアナログスイッチで構成されることを特
徴とする特許請求の範囲第１項記載の２相ＣＴＤの駆動
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192881A JPS6170876A (ja) | 1984-09-14 | 1984-09-14 | ２相ｃｔｄの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192881A JPS6170876A (ja) | 1984-09-14 | 1984-09-14 | ２相ｃｔｄの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170876A true JPS6170876A (ja) | 1986-04-11 |
| JPH0436634B2 JPH0436634B2 (ja) | 1992-06-16 |
Family
ID=16298527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59192881A Granted JPS6170876A (ja) | 1984-09-14 | 1984-09-14 | ２相ｃｔｄの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6170876A (ja) |
-
1984
- 1984-09-14 JP JP59192881A patent/JPS6170876A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0436634B2 (ja) | 1992-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4805026A (en) | Method for driving a CCD area image sensor in a non-interlace scanning and a structure of the CCD area image sensor for driving in the same method | |
| US5351050A (en) | Detent switching of summing node capacitors of a delta-sigma modulator | |
| EP0099583B1 (en) | Charge-coupled device output circuit | |
| EP0349495A3 (en) | Cmos voltage multiplier | |
| EP1195817A3 (en) | Method for reducing dark current in charge coupled devices | |
| EP1079447A3 (en) | Piezo-electric/electrostrictive element driving circuit | |
| JPS6170876A (ja) | ２相ｃｔｄの駆動方法 | |
| JPS62230270A (ja) | 固体撮像装置 | |
| JPS60145598A (ja) | 電荷パケツト測定方法 | |
| JPS6358968A (ja) | 電荷結合素子 | |
| EP0112088B1 (en) | Method for using a charge coupled device as a peak detector | |
| JPH0438079B2 (ja) | ||
| JPH0471280B2 (ja) | ||
| JPH01303757A (ja) | 容量性インピーダンスを持つ素子の駆動回路 | |
| US4204267A (en) | Digital control device for d.c. thyristor-pulse converter | |
| JPS6345097Y2 (ja) | ||
| JPS6236315B2 (ja) | ||
| JP2965568B2 (ja) | 電荷検出装置 | |
| JPH0513745A (ja) | 電荷転送素子 | |
| JPH08321915A (ja) | 固体撮像装置およびその駆動方法 | |
| JPH02254869A (ja) | 固体撮像装置の作動方法 | |
| JPS6312588Y2 (ja) | ||
| JPS60217597A (ja) | アナログ信号処理電荷結合装置 | |
| WO1985003398A1 (fr) | Dispositif de prise d'images a semi-conducteur | |
| JPS5845829B2 (ja) | デンカケツゴウソシ |