JPH0436655U - - Google Patents
Info
- Publication number
- JPH0436655U JPH0436655U JP7841990U JP7841990U JPH0436655U JP H0436655 U JPH0436655 U JP H0436655U JP 7841990 U JP7841990 U JP 7841990U JP 7841990 U JP7841990 U JP 7841990U JP H0436655 U JPH0436655 U JP H0436655U
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- peripheral circuit
- signal
- cycle
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 7
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Information Transfer Systems (AREA)
Description
第１図はこの考案の第１の実施例に係るマイク
ロコンピユータシステムの構成を示すブロツク図
、第２図は第１図中の一部の具体的な構成を示す
ブロツク図、第３図は第１図中のＣＰＵの動作を
示すフローチヤート、第４図はＬＣＤコントロー
ラに対するライトサイクル時の第１図の動作を示
すタイムチヤート、第５図はＬＣＤコントローラ
に対するリードサイクル時の第１図の動作を示す
タイムチヤートである。第６図は従来のマイクロ
コンピユータシステムの構成を示すブロツク図、
第７図は第６図のＣＰＵの動作を示すフローチヤ
ートである。 主な符号の説明、１０……ＣＰＵ、１２……Ｌ
ＣＤコントローラ、１１２……アドレスデコーダ
、１２０……ウエイト回路、１４０……データバ
ツフア回路、１５０……イネーブル信号作成回路
。
ロコンピユータシステムの構成を示すブロツク図
、第２図は第１図中の一部の具体的な構成を示す
ブロツク図、第３図は第１図中のＣＰＵの動作を
示すフローチヤート、第４図はＬＣＤコントロー
ラに対するライトサイクル時の第１図の動作を示
すタイムチヤート、第５図はＬＣＤコントローラ
に対するリードサイクル時の第１図の動作を示す
タイムチヤートである。第６図は従来のマイクロ
コンピユータシステムの構成を示すブロツク図、
第７図は第６図のＣＰＵの動作を示すフローチヤ
ートである。 主な符号の説明、１０……ＣＰＵ、１２……Ｌ
ＣＤコントローラ、１１２……アドレスデコーダ
、１２０……ウエイト回路、１４０……データバ
ツフア回路、１５０……イネーブル信号作成回路
。
Claims (1)
- 【実用新案登録請求の範囲】 Ｔサイクルを基本サイクルとするＣＰＵと、Ｅ
サイクルを基本サイクルとするＣＰＵ用の周辺回
路との間に介装したインターフエース回路におい
て、 ＣＰＵ側から周辺回路選択アドレスを入力する
と周辺回路選択信号を出力するアドレスデコーダ
と、 アドレスデコーダから周辺回路選択信号が出力
されたとき、所定の一定期間ウエイト信号を発生
してＣＰＵにウエイトを掛けさせるウエイト回路
と、 アドレスデコーダから周辺回路選択信号が出力
されたとき、リードサイクル時はＣＰＵがリード
ストローブ信号出力中の所定の一定期間、ライト
サイクル時はＣＰＵがライトストロープ信号出力
中の所定の一定期間アクテイブとなるイネーブル
信号を作成し、周辺回路に出力するイネーブル信
号作成回路と、 ＣＰＵと周辺回路との間に介装されてデータ授
受タイミングを調整するデータバツフア回路と、 を備え、かつ、ＣＰＵのライトストローブ端子を
周辺回路のリード／ライトストローブ端子と接続
したこと、 を特徴とするインターフエース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7841990U JPH0436655U (ja) | 1990-07-24 | 1990-07-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7841990U JPH0436655U (ja) | 1990-07-24 | 1990-07-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0436655U true JPH0436655U (ja) | 1992-03-27 |
Family
ID=31621675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7841990U Pending JPH0436655U (ja) | 1990-07-24 | 1990-07-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0436655U (ja) |
-
1990
- 1990-07-24 JP JP7841990U patent/JPH0436655U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0436655U (ja) | ||
| JPS5851333U (ja) | プログラム処理装置 | |
| JP2617132B2 (ja) | ダイレクトメモリアクセス方式 | |
| JPS6020099U (ja) | Ｐ−ｒｏｍ書込器 | |
| JPH08329034A (ja) | マイクロコンピュータによるアナログデータ読込回路 | |
| JPH03124398U (ja) | ||
| JPS5819341U (ja) | グラフイツク・デイスプレイ装置 | |
| JPS5915153U (ja) | 車両用デ−タ収録装置 | |
| JPS61163400U (ja) | ||
| JPS60164258U (ja) | デ−タ転送制御装置 | |
| JPH02123799U (ja) | ||
| JPS5999522A (ja) | 入出力制御方式 | |
| JPH01127040U (ja) | ||
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
| JPH0581445A (ja) | マイクロコンピユータｌｓｉ | |
| JPH0393954U (ja) | ||
| JPH0452252U (ja) | ||
| JPS61233860A (ja) | デ−タ転送方式 | |
| JPS6335147U (ja) | ||
| JPS6095653U (ja) | デ−タバス制御装置 | |
| JPS59161185U (ja) | デジタル画像表示回路 | |
| JPS614233U (ja) | 画像メモリ・アクセス装置 | |
| JPH02105239A (ja) | マイクロコンピュータ | |
| JPS6324755U (ja) | ||
| JPS6030051U (ja) | Ｐｃｍデ−タ発生回路 |