JPH04366772A - 直流電源の過電流検出回路 - Google Patents
直流電源の過電流検出回路Info
- Publication number
- JPH04366772A JPH04366772A JP16746191A JP16746191A JPH04366772A JP H04366772 A JPH04366772 A JP H04366772A JP 16746191 A JP16746191 A JP 16746191A JP 16746191 A JP16746191 A JP 16746191A JP H04366772 A JPH04366772 A JP H04366772A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- voltage
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 45
- 230000035945 sensitivity Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000005669 field effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011896 sensitive detection Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＤＣ−ＤＣコンバータ
やＡＣ−ＤＣコンバータ等の直流電源の過電流検出回路
に関する。
やＡＣ−ＤＣコンバータ等の直流電源の過電流検出回路
に関する。
【０００２】
【従来の技術】従来、ＤＣ−ＤＣコンバータやＡＣ−Ｄ
Ｃコンバータ等の直流電源における過電流検出は、図４
乃至図６の回路で行われていた。
Ｃコンバータ等の直流電源における過電流検出は、図４
乃至図６の回路で行われていた。
【０００３】図４の回路は、演算増幅器ＯＰを使用して
直流電流供給線路に直列に挿入された検出抵抗Ｒ３の両
端に生じる電圧降下（検出抵抗Ｒ３と出力直流電流Ｉ０
との積）を検出するものである。
直流電流供給線路に直列に挿入された検出抵抗Ｒ３の両
端に生じる電圧降下（検出抵抗Ｒ３と出力直流電流Ｉ０
との積）を検出するものである。
【０００４】図５の回路は、トランジスタＱ１０を使用
して直流電流供給線路に直列に挿入された検出抵抗Ｒ３
の両端に生じる電圧降下（検出抵抗Ｒ３と出力直流電流
Ｉ０との積）を検出するものである。
して直流電流供給線路に直列に挿入された検出抵抗Ｒ３
の両端に生じる電圧降下（検出抵抗Ｒ３と出力直流電流
Ｉ０との積）を検出するものである。
【０００５】図６の回路は、変流器ＣＴを用い、この変
流器ＣＴの一次側を直流電流供給線路に挿入し、二次側
にトランジスタＱ１１を設けて出力直流電流Ｉ０を検出
するようにしたものである。
流器ＣＴの一次側を直流電流供給線路に挿入し、二次側
にトランジスタＱ１１を設けて出力直流電流Ｉ０を検出
するようにしたものである。
【０００６】
【発明が解決しようとする課題】ところで、図４の演算
増幅器ＯＰを用いた回路では、検出抵抗Ｒ３に生じる電
圧降下の検出感度が数ｍＶであって感度は良いが、演算
増幅器ＯＰの補助電源が必要でコスト高となる。
増幅器ＯＰを用いた回路では、検出抵抗Ｒ３に生じる電
圧降下の検出感度が数ｍＶであって感度は良いが、演算
増幅器ＯＰの補助電源が必要でコスト高となる。
【０００７】また、図５のトランジスタＱ１０で検出抵
抗Ｒ３に生じる電圧降下を直接検出する回路では、トラ
ンジスタＱ１０が非導通から導通に変わるベース、エミ
ッタ間電圧を基準電圧として利用することになり、検出
感度が数１００ｍＶであって感度が悪い。このことは、
検出抵抗Ｒ３の抵抗値が大きいことを必要とし、電力損
失が大きくなる。
抗Ｒ３に生じる電圧降下を直接検出する回路では、トラ
ンジスタＱ１０が非導通から導通に変わるベース、エミ
ッタ間電圧を基準電圧として利用することになり、検出
感度が数１００ｍＶであって感度が悪い。このことは、
検出抵抗Ｒ３の抵抗値が大きいことを必要とし、電力損
失が大きくなる。
【０００８】さらに、図６の変流器ＣＴを用いる回路は
、コアに巻線した構造を持つため、小型化が困難であり
、コスト高となる。また、直流電流の検出はできない欠
点がある。
、コアに巻線した構造を持つため、小型化が困難であり
、コスト高となる。また、直流電流の検出はできない欠
点がある。
【０００９】このように、図４乃至図６の回路では、小
型、高感度で低価格の過電流検出回路を実現することは
できない。
型、高感度で低価格の過電流検出回路を実現することは
できない。
【００１０】一方、図７は特性の揃った一対のトランジ
スタＱ１，Ｑ２のベース同士及びエミッタ同士をそれぞ
れ共通に接続したカレントミラー回路であり、一方のト
ランジスタＱ１のコレクタ側電流源７より各トランジス
タＱ１，Ｑ２のベースに等しいベース電流を供給すれば
、トランジスタＱ１とトランジスタＱ２にはそれぞれ等
しいコレクタ電流が流れる性質を備えている。本発明者
は、このカレントミラー回路において、一対のトランジ
スタのエミッタ間に抵抗を挿入し、該抵抗に電流を流し
て電圧降下を付与した場合に、カレントミラー回路の平
衡状態が崩れてコレクタ側に大きな電圧変動が引き起こ
されることを見いだした。
スタＱ１，Ｑ２のベース同士及びエミッタ同士をそれぞ
れ共通に接続したカレントミラー回路であり、一方のト
ランジスタＱ１のコレクタ側電流源７より各トランジス
タＱ１，Ｑ２のベースに等しいベース電流を供給すれば
、トランジスタＱ１とトランジスタＱ２にはそれぞれ等
しいコレクタ電流が流れる性質を備えている。本発明者
は、このカレントミラー回路において、一対のトランジ
スタのエミッタ間に抵抗を挿入し、該抵抗に電流を流し
て電圧降下を付与した場合に、カレントミラー回路の平
衡状態が崩れてコレクタ側に大きな電圧変動が引き起こ
されることを見いだした。
【００１１】本発明は、上記の点に鑑み、上記のカレン
トミラー回路を利用して小型、低損失で低価格の直流電
源の過電流検出回路を提供することを目的とする。
トミラー回路を利用して小型、低損失で低価格の直流電
源の過電流検出回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の直流電源の過電流検出回路は、一対のトラ
ンジスタのベースもしくはゲートを共通に接続したカレ
ントミラー回路の前記一対のトランジスタのエミッタも
しくはソース間に検出抵抗を接続し、該検出抵抗を直流
電流供給線路に直列に挿入した構成を備えている。
に、本発明の直流電源の過電流検出回路は、一対のトラ
ンジスタのベースもしくはゲートを共通に接続したカレ
ントミラー回路の前記一対のトランジスタのエミッタも
しくはソース間に検出抵抗を接続し、該検出抵抗を直流
電流供給線路に直列に挿入した構成を備えている。
【００１３】
【作用】本発明の直流電源の過電流検出回路の動作原理
を図３を用いて説明する。図３のカレントミラー回路で
は、特性の揃った同一チップのトランジスタＱ１，Ｑ２
のエミッタ間に検出抵抗Ｒ３を接続し、該検出抵抗Ｒ３
を直流出力電流Ｉ０が流れる直流電流供給線路に直列に
挿入している。トランジスタＱ１のコレクタにはバイア
ス抵抗Ｒ１の一端が、トランジスタＱ２のコレクタには
出力抵抗Ｒ２の一端が接続され、そのらの抵抗Ｒ１，Ｒ
２の他端とトランジスタＱ１のエミッタ間に直流供給電
圧Ｖｃｃが印加されている。
を図３を用いて説明する。図３のカレントミラー回路で
は、特性の揃った同一チップのトランジスタＱ１，Ｑ２
のエミッタ間に検出抵抗Ｒ３を接続し、該検出抵抗Ｒ３
を直流出力電流Ｉ０が流れる直流電流供給線路に直列に
挿入している。トランジスタＱ１のコレクタにはバイア
ス抵抗Ｒ１の一端が、トランジスタＱ２のコレクタには
出力抵抗Ｒ２の一端が接続され、そのらの抵抗Ｒ１，Ｒ
２の他端とトランジスタＱ１のエミッタ間に直流供給電
圧Ｖｃｃが印加されている。
【００１４】図３の回路において、各トランジスタＱ１
，Ｑ２のベース電流Ｉｂ１，Ｉｂ２、コレクタ電流Ｉｃ
１，Ｉｃ２、出力直流電流Ｉ０、検出抵抗Ｒ３の電圧降
下ΔＶ、出力抵抗Ｒ２の両端の出力電圧Ｖｓ等の関係は
以下の式 （１）乃至式 （１０）に示される。
，Ｑ２のベース電流Ｉｂ１，Ｉｂ２、コレクタ電流Ｉｃ
１，Ｉｃ２、出力直流電流Ｉ０、検出抵抗Ｒ３の電圧降
下ΔＶ、出力抵抗Ｒ２の両端の出力電圧Ｖｓ等の関係は
以下の式 （１）乃至式 （１０）に示される。
【数１】
上記式（１０）において、常温（Ｔ＝３００°Ｋ）では
ｋＴは約０．０２３ｅＶなので、電圧降下ΔＶとして数
ｍＶを検出できる。この結果、出力直流電流Ｉ０を検出
するための検出抵抗Ｒ３を低抵抗とすることができ、電
力損失を少なくすることができる。
ｋＴは約０．０２３ｅＶなので、電圧降下ΔＶとして数
ｍＶを検出できる。この結果、出力直流電流Ｉ０を検出
するための検出抵抗Ｒ３を低抵抗とすることができ、電
力損失を少なくすることができる。
【００１５】
【実施例】以下、本発明に係る直流電源の過電流検出回
路の実施例を図面に従って説明する。
路の実施例を図面に従って説明する。
【００１６】図１は本発明の第１実施例であってチョッ
パー型ＤＣ−ＤＣコンバータに適用した場合を示す。こ
のチョッパー型ＤＣ−ＤＣコンバータは、正側入力端子
１と正側出力端子３とを接続する正側線路にスイッチン
グ用トランジスタＱ３とチョークコイルＣＨとを直列に
挿入し、正側入力端子１と負側入力端子２間にコンデン
サＣ１を接続し、負側入力端子２と負側出力端子４とを
接続した負側線路（共通帰線）と、スイッチング用トラ
ンジスタＱ３のコレクタとの間にダイオードＤ１を接続
した構成を有している。制御回路５はスイッチング用ト
ランジスタＱ３のベースにオン、オフ用の駆動信号を印
加するものである。さらに、チョークコイルＣＨの出力
側にはカレントミラー回路６を成す一対のトランジスタ
Ｑ４，Ｑ５のエミッタ間に接続された検出抵抗Ｒ３が直
列に挿入されている。カレントミラー回路６は図３で説
明したものと実質的に同一であるが、ＮＰＮ型トランジ
スタＱ１，Ｑ２の代わりに同一チップの特性の揃った一
対のＰＮＰ型トランジスタＱ４，Ｑ５を用いている点が
異なっている。トランジスタＱ４，Ｑ５のコレクタはバ
イアス抵抗Ｒ１、出力抵抗Ｒ２を介し負側線路にそれぞ
れ接続され、さらに出力抵抗Ｒ２の両端に現れる出力電
圧Ｖｓが制御回路５に印加されるようになっている。な
お、検出抵抗Ｒ３は、正常な直流出力電流Ｉ０の範囲で
は電圧降下が微小（例えば数ｍＶ以下）となるような抵
抗値に設定しておく。
パー型ＤＣ−ＤＣコンバータに適用した場合を示す。こ
のチョッパー型ＤＣ−ＤＣコンバータは、正側入力端子
１と正側出力端子３とを接続する正側線路にスイッチン
グ用トランジスタＱ３とチョークコイルＣＨとを直列に
挿入し、正側入力端子１と負側入力端子２間にコンデン
サＣ１を接続し、負側入力端子２と負側出力端子４とを
接続した負側線路（共通帰線）と、スイッチング用トラ
ンジスタＱ３のコレクタとの間にダイオードＤ１を接続
した構成を有している。制御回路５はスイッチング用ト
ランジスタＱ３のベースにオン、オフ用の駆動信号を印
加するものである。さらに、チョークコイルＣＨの出力
側にはカレントミラー回路６を成す一対のトランジスタ
Ｑ４，Ｑ５のエミッタ間に接続された検出抵抗Ｒ３が直
列に挿入されている。カレントミラー回路６は図３で説
明したものと実質的に同一であるが、ＮＰＮ型トランジ
スタＱ１，Ｑ２の代わりに同一チップの特性の揃った一
対のＰＮＰ型トランジスタＱ４，Ｑ５を用いている点が
異なっている。トランジスタＱ４，Ｑ５のコレクタはバ
イアス抵抗Ｒ１、出力抵抗Ｒ２を介し負側線路にそれぞ
れ接続され、さらに出力抵抗Ｒ２の両端に現れる出力電
圧Ｖｓが制御回路５に印加されるようになっている。な
お、検出抵抗Ｒ３は、正常な直流出力電流Ｉ０の範囲で
は電圧降下が微小（例えば数ｍＶ以下）となるような抵
抗値に設定しておく。
【００１７】以上の第１実施例の構成において、正側入
力端子１と負側入力端子２との間に供給された入力直流
電圧Ｖｉｎは、スイッチング用トランジスタＱ３でオン
、オフされ、さらにダイオードＤ１及びチョークコイル
ＣＨで平滑されて異なる電圧値の直流出力電圧Ｖｏｕｔ
として正側出力端子３と負側出力端子４との間に出力さ
れる。直流出力電流Ｉ０が正常な電流範囲では、検出回
路の出力抵抗Ｒ２に生じる出力電圧Ｖｓが制御回路５の
閾値電圧を越えないように設定されている。
力端子１と負側入力端子２との間に供給された入力直流
電圧Ｖｉｎは、スイッチング用トランジスタＱ３でオン
、オフされ、さらにダイオードＤ１及びチョークコイル
ＣＨで平滑されて異なる電圧値の直流出力電圧Ｖｏｕｔ
として正側出力端子３と負側出力端子４との間に出力さ
れる。直流出力電流Ｉ０が正常な電流範囲では、検出回
路の出力抵抗Ｒ２に生じる出力電圧Ｖｓが制御回路５の
閾値電圧を越えないように設定されている。
【００１８】今、直流出力電流Ｉ０が規定電流値を越え
た場合、出力抵抗Ｒ２の出力電圧Ｖｓは制御回路５の閾
値電圧を越えることになるが、検出抵抗Ｒ３の電圧降下
の変化量が数ｍＶであっても出力電圧Ｖｓは大きく変化
する。この結果、制御回路５は出力電圧Ｖｓの大きな変
化により過大電流を認識してスイッチング用トランジス
タＱ３のオン期間が短縮するように制御し、各回路素子
を保護する。
た場合、出力抵抗Ｒ２の出力電圧Ｖｓは制御回路５の閾
値電圧を越えることになるが、検出抵抗Ｒ３の電圧降下
の変化量が数ｍＶであっても出力電圧Ｖｓは大きく変化
する。この結果、制御回路５は出力電圧Ｖｓの大きな変
化により過大電流を認識してスイッチング用トランジス
タＱ３のオン期間が短縮するように制御し、各回路素子
を保護する。
【００１９】上記第１実施例の構成によれば、図４の演
算増幅器を用いる回路よりも低価格で、小型にできる利
点があり、図５の１個のトランジスタで検出抵抗Ｒ３の
電圧降下を検出するものよりも高感度であり、充分低い
抵抗値（例えば数１０ｍΩ）の検出抵抗Ｒ３を使用でき
効率が良好である。例えば、出力直流電圧が５Ｖの直流
電源に適用したとき、図５の場合では損失が約０．６Ｖ
（検出抵抗Ｒ３の電圧降下）で、損失の割合は０．６／
５で１２％となるのに比べ、第１実施例の場合では損失
が約２０ｍＶ（検出抵抗Ｒ３の電圧降下）で、損失の割
合は０．０２／５で０．４％となる。前記検出抵抗Ｒ３
は低い抵抗値でよいから、プリント基板上に導体パター
ン等で直接的に形成したもの等を使用できる。
算増幅器を用いる回路よりも低価格で、小型にできる利
点があり、図５の１個のトランジスタで検出抵抗Ｒ３の
電圧降下を検出するものよりも高感度であり、充分低い
抵抗値（例えば数１０ｍΩ）の検出抵抗Ｒ３を使用でき
効率が良好である。例えば、出力直流電圧が５Ｖの直流
電源に適用したとき、図５の場合では損失が約０．６Ｖ
（検出抵抗Ｒ３の電圧降下）で、損失の割合は０．６／
５で１２％となるのに比べ、第１実施例の場合では損失
が約２０ｍＶ（検出抵抗Ｒ３の電圧降下）で、損失の割
合は０．０２／５で０．４％となる。前記検出抵抗Ｒ３
は低い抵抗値でよいから、プリント基板上に導体パター
ン等で直接的に形成したもの等を使用できる。
【００２０】上記第１実施例では、検出抵抗Ｒ３を出力
直流電流Ｉ０の供給線路となる正側線路に挿入したが、
出力直流電流Ｉ０の供給線路となる負側線路に挿入して
もよい。この場合を図２の第２実施例で示す。図２にお
いて、カレントミラー回路６Ａは図３で説明した回路と
同じであり（図１のカレントミラー回路６とはトランジ
スタがＰＮＰからＮＰＮ型に置換された以外は同じ）、
トランジスタＱ１，Ｑ２のエミッタ間に接続された検出
抵抗Ｒ３は負側線路に挿入されている（但し、ダイオー
ドＤ１のアノードと負側出力端子４との間）。この場合
、同じ制御回路を用いるため、トランジスタＱ６で極性
を反転して接続している。なお、その他の構成は前述の
第１実施例と同様である。
直流電流Ｉ０の供給線路となる正側線路に挿入したが、
出力直流電流Ｉ０の供給線路となる負側線路に挿入して
もよい。この場合を図２の第２実施例で示す。図２にお
いて、カレントミラー回路６Ａは図３で説明した回路と
同じであり（図１のカレントミラー回路６とはトランジ
スタがＰＮＰからＮＰＮ型に置換された以外は同じ）、
トランジスタＱ１，Ｑ２のエミッタ間に接続された検出
抵抗Ｒ３は負側線路に挿入されている（但し、ダイオー
ドＤ１のアノードと負側出力端子４との間）。この場合
、同じ制御回路を用いるため、トランジスタＱ６で極性
を反転して接続している。なお、その他の構成は前述の
第１実施例と同様である。
【００２１】なお、上記各実施例では、バイポーラトラ
ンジスタでカレントミラー回路を構成したが、バイポー
ラトランジスタ以外の電界効果トランジスタ（ＭＯＳ
ＦＥＴ，Ｊ−ＦＥＴ）で構成することもできる。電界効
果トランジスタの場合、ゲートを共通に接続し、ソース
間に検出抵抗を接続すればよい。
ンジスタでカレントミラー回路を構成したが、バイポー
ラトランジスタ以外の電界効果トランジスタ（ＭＯＳ
ＦＥＴ，Ｊ−ＦＥＴ）で構成することもできる。電界効
果トランジスタの場合、ゲートを共通に接続し、ソース
間に検出抵抗を接続すればよい。
【００２２】
【発明の効果】以上説明したように、本発明の直流電源
の過電流検出回路によれば、カレントミラー回路の対を
なすトランジスタのエミッタ（ソース）間に出力直流電
流検出のための検出抵抗を接続することにより、比較的
簡単な回路構成で高感度の検出ができ、前記検出抵抗を
充分低い抵抗値として損失の低減を図ることができる。 また、演算増幅器や補助電源が不要であるため、小型化
が可能で、低価格で回路を構成できる。
の過電流検出回路によれば、カレントミラー回路の対を
なすトランジスタのエミッタ（ソース）間に出力直流電
流検出のための検出抵抗を接続することにより、比較的
簡単な回路構成で高感度の検出ができ、前記検出抵抗を
充分低い抵抗値として損失の低減を図ることができる。 また、演算増幅器や補助電源が不要であるため、小型化
が可能で、低価格で回路を構成できる。
【図１】本発明に係る直流電源の過電流検出回路の第１
実施例を示す回路図である。
実施例を示す回路図である。
【図２】本発明の第２実施例を示す回路図である。
【図３】本発明の原理説明のための回路図である。
【図４】演算増幅器で過電流検出を行う第１の従来例を
示す回路図である。
示す回路図である。
【図５】１個のトランジスタで過電流検出を行う第２の
従来例を示す回路図である。
従来例を示す回路図である。
【図６】変流器を用いて過電流検出を行う第３の従来例
を示す回路図である。
を示す回路図である。
【図７】カレントミラー回路の基本形を示す回路図であ
る。
る。
１ 正側入力端子
２ 負側入力端子
３ 正側出力端子
４ 負側出力端子
５ 制御回路
６，６Ａ カレントミラー回路
ＣＨ チョークコイル
ＣＴ 変流器
ＯＰ 演算増幅器
Ｑ１乃至Ｑ６，Ｑ１０ トランジスタＲ１ バイア
ス抵抗 Ｒ２ 出力抵抗 Ｒ３ 検出抵抗
ス抵抗 Ｒ２ 出力抵抗 Ｒ３ 検出抵抗
Claims (1)
- 【請求項１】 一対のトランジスタのベースもしくは
ゲートを共通に接続したカレントミラー回路の前記一対
のトランジスタのエミッタもしくはソース間に検出抵抗
を接続し、該検出抵抗を直流電流供給線路に直列に挿入
したことを特徴とする直流電源の過電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16746191A JPH04366772A (ja) | 1991-06-13 | 1991-06-13 | 直流電源の過電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16746191A JPH04366772A (ja) | 1991-06-13 | 1991-06-13 | 直流電源の過電流検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04366772A true JPH04366772A (ja) | 1992-12-18 |
Family
ID=15850111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16746191A Pending JPH04366772A (ja) | 1991-06-13 | 1991-06-13 | 直流電源の過電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04366772A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009011112A (ja) * | 2007-06-29 | 2009-01-15 | Rohm Co Ltd | 過電流保護回路及びこれを用いた電子機器 |
| JP2009522989A (ja) * | 2005-12-29 | 2009-06-11 | エービービー・エス．ピー．エー． | Ａｃ／ｄｃ低電圧電力供給線用の保護装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6467613A (en) * | 1987-09-09 | 1989-03-14 | Mitsubishi Electric Corp | Protecting circuit |
-
1991
- 1991-06-13 JP JP16746191A patent/JPH04366772A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6467613A (en) * | 1987-09-09 | 1989-03-14 | Mitsubishi Electric Corp | Protecting circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009522989A (ja) * | 2005-12-29 | 2009-06-11 | エービービー・エス．ピー．エー． | Ａｃ／ｄｃ低電圧電力供給線用の保護装置 |
| JP2009011112A (ja) * | 2007-06-29 | 2009-01-15 | Rohm Co Ltd | 過電流保護回路及びこれを用いた電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3425151B2 (ja) | 能動スイッチおよび能動制御回路を有するブリッジ整流回路 | |
| JP2000139079A (ja) | 力率補正制御器 | |
| JPH02304606A (ja) | ヒステリシスを有するバンドギャップスレッシュホールド回路 | |
| US4561047A (en) | Switching regulator current limit circuit | |
| US7091633B2 (en) | Current-limiting logic interface circuit | |
| JPH03119812A (ja) | 電流検出回路 | |
| JPH04366772A (ja) | 直流電源の過電流検出回路 | |
| JP3470695B2 (ja) | スイッチング電源装置およびそれを用いた電子装置 | |
| JP3998394B2 (ja) | スイッチングレギュレータ | |
| JP3542022B2 (ja) | レギュレータ | |
| JPH04295222A (ja) | 安定化電源回路 | |
| JPS61251214A (ja) | 電源回路 | |
| JP2566786Y2 (ja) | 電源装置の負荷回路 | |
| JPH0575418A (ja) | 過電流検出回路 | |
| JPS58194417A (ja) | ダイオ−ド | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPS5922564Y2 (ja) | 直流安定化電源装置 | |
| JPH0321082Y2 (ja) | ||
| JPH0528950Y2 (ja) | ||
| JPH0349461Y2 (ja) | ||
| JP3221058B2 (ja) | 整流回路 | |
| JPS6126848B2 (ja) | ||
| JPS6245486Y2 (ja) | ||
| JPH054048Y2 (ja) | ||
| JPH0528951Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960123 |