JPH054048Y2 - - Google Patents
Info
- Publication number
- JPH054048Y2 JPH054048Y2 JP10399985U JP10399985U JPH054048Y2 JP H054048 Y2 JPH054048 Y2 JP H054048Y2 JP 10399985 U JP10399985 U JP 10399985U JP 10399985 U JP10399985 U JP 10399985U JP H054048 Y2 JPH054048 Y2 JP H054048Y2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- coupled
- power supply
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000020169 heat generation Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
〔考案の属する技術分野〕
本考案は、一般に信号源回路に関し、特にその
出力電流値に応じて電源電圧値が段階的に変化
し、以て回路内のトランジスタ等で生ずる発熱が
低く抑えられた信号源回路に関する。
出力電流値に応じて電源電圧値が段階的に変化
し、以て回路内のトランジスタ等で生ずる発熱が
低く抑えられた信号源回路に関する。
従来から、インピーダンス測定器等において、
被測定試料に所望の直流電圧・電流を供給する信
号源回路として第３図に示す回路が使用されてい
る。
被測定試料に所望の直流電圧・電流を供給する信
号源回路として第３図に示す回路が使用されてい
る。
第４図は、第３図の信号源回路の動作説明図で
ある。
ある。
以下、第３図、第４図を用いて、その動作を説
明する。
明する。
第３図において、直流電源１０１〜１０６は
各々、電圧V1，V2，V3，−V3，−V2，−V1（V3＜
V2＜V1）の直流信号を出力するものとする。増
幅器１２４および可変直流電源１４１は、特開昭
58−14850号に開示された複合制御増幅器を等価
的に示したもので、出力電圧V0、出力電流I0が所
望設定値になるようにトランジスタ１２５，１２
６を制御する。いま、出力電圧V0、出力電流I0が
正の場合を考える。電流Ｉが小さく（第４図のI1
以下）、トランジスタ１１０，１１７がオン状態、
トランジスタ１１６，１２３がオフ状態にあるも
のとする。この状態では、直流電源１０１から、
トランジスタ１１０，１１７，１２５および抵抗
器１１５，１２２を介してV0＜V1の出力電圧V0
およびＯ＜I0＜I1の範囲の出力電流I0が得られる。
次に、可変直流電源１４１を変化させ、電流Ｉを
I1＜Ｉ＜I2の範囲にすると、抵抗器１１５の降下
電圧分によりトランジスタ１１６がオン状態とな
る。これによつてトランジスタ１１０はオフ状態
となる。
各々、電圧V1，V2，V3，−V3，−V2，−V1（V3＜
V2＜V1）の直流信号を出力するものとする。増
幅器１２４および可変直流電源１４１は、特開昭
58−14850号に開示された複合制御増幅器を等価
的に示したもので、出力電圧V0、出力電流I0が所
望設定値になるようにトランジスタ１２５，１２
６を制御する。いま、出力電圧V0、出力電流I0が
正の場合を考える。電流Ｉが小さく（第４図のI1
以下）、トランジスタ１１０，１１７がオン状態、
トランジスタ１１６，１２３がオフ状態にあるも
のとする。この状態では、直流電源１０１から、
トランジスタ１１０，１１７，１２５および抵抗
器１１５，１２２を介してV0＜V1の出力電圧V0
およびＯ＜I0＜I1の範囲の出力電流I0が得られる。
次に、可変直流電源１４１を変化させ、電流Ｉを
I1＜Ｉ＜I2の範囲にすると、抵抗器１１５の降下
電圧分によりトランジスタ１１６がオン状態とな
る。これによつてトランジスタ１１０はオフ状態
となる。
従つて、直流電源１０２からダイオード１０７
を介して直流信号が供給されるようになる。この
とき得られる出力電圧V0の範囲は、V0＜V2であ
る。電流ＩがI2＜Ｉの範囲では、トランジスタ１
２３，１１６がオン、トランジスタ１１７，１１
０がオフ状態となる。従つて、直流電源１０３か
らダイオード１０８を介して直流信号が供給され
る。このとき、V0＜V3の出力電圧V0およびI0＞
I2の出力電流I0がトランジスタ１２５のエミツタ
から得られる。出力電圧V0、出力電流I0が負の場
合、トランジスタ１２９，１３０，１３６，１３
７が前記同様に機能する。以上述べた様に、第３
図の信号源回路は出力電圧V0、出力電流I0が正、
負の場合各々、３つの状態で安定する。各安定し
た状態では、各トランジスタは完全にオン若しく
はオフであるためコレクターエミツタ間電圧が極
めて小さく、従つて消費電力は極めて小さいため
発熱は小さい。しかしながら、３状態間の遷移
点、例えば、直流電源１０１，１０６によつて出
力信号が得られる状態から直流電源１０２，１０
５によつて出力信号が得られる状態へ遷移する点
で考えると、トランジスタ１１０がオフしようと
して電力降下を始めると、抵抗器１１２を介して
トランジスタ１１０へのバイアス電流が増加し
又、トランジスタ１１０のコレクターエミツタ間
電圧の上昇によるhFEの増加によつてトランジス
タ１１６の等価的バイアス電流が増加し、更にト
ランジスタ１１６のエミツタ電流増加により抵抗
器１１５を流れる電流が減少するため負帰還が生
じる。従つて、僅かの区間ではあるが、トランジ
スタ１１０のコレクターエミツタ電圧は上昇する
が、直流電源１０２から出力信号が得られない区
間が生じる。このとき、トランジスタ１１０の発
熱は、最悪（V1−V2）×I1となる。トランジスタ
１３７についても同様である。トランジスタ１１
７，１３０については、最悪（V2−V3）×I2の発
熱量となる。従つて、V1〜V3およびI1，I2が大き
い場合、トランジスタ１１０，１１７，１３０，
１３７として大容量のトランジスタを使用した
り、放熱設計が必要となるため、高価且つ複雑と
なる欠点があつた。
を介して直流信号が供給されるようになる。この
とき得られる出力電圧V0の範囲は、V0＜V2であ
る。電流ＩがI2＜Ｉの範囲では、トランジスタ１
２３，１１６がオン、トランジスタ１１７，１１
０がオフ状態となる。従つて、直流電源１０３か
らダイオード１０８を介して直流信号が供給され
る。このとき、V0＜V3の出力電圧V0およびI0＞
I2の出力電流I0がトランジスタ１２５のエミツタ
から得られる。出力電圧V0、出力電流I0が負の場
合、トランジスタ１２９，１３０，１３６，１３
７が前記同様に機能する。以上述べた様に、第３
図の信号源回路は出力電圧V0、出力電流I0が正、
負の場合各々、３つの状態で安定する。各安定し
た状態では、各トランジスタは完全にオン若しく
はオフであるためコレクターエミツタ間電圧が極
めて小さく、従つて消費電力は極めて小さいため
発熱は小さい。しかしながら、３状態間の遷移
点、例えば、直流電源１０１，１０６によつて出
力信号が得られる状態から直流電源１０２，１０
５によつて出力信号が得られる状態へ遷移する点
で考えると、トランジスタ１１０がオフしようと
して電力降下を始めると、抵抗器１１２を介して
トランジスタ１１０へのバイアス電流が増加し
又、トランジスタ１１０のコレクターエミツタ間
電圧の上昇によるhFEの増加によつてトランジス
タ１１６の等価的バイアス電流が増加し、更にト
ランジスタ１１６のエミツタ電流増加により抵抗
器１１５を流れる電流が減少するため負帰還が生
じる。従つて、僅かの区間ではあるが、トランジ
スタ１１０のコレクターエミツタ電圧は上昇する
が、直流電源１０２から出力信号が得られない区
間が生じる。このとき、トランジスタ１１０の発
熱は、最悪（V1−V2）×I1となる。トランジスタ
１３７についても同様である。トランジスタ１１
７，１３０については、最悪（V2−V3）×I2の発
熱量となる。従つて、V1〜V3およびI1，I2が大き
い場合、トランジスタ１１０，１１７，１３０，
１３７として大容量のトランジスタを使用した
り、放熱設計が必要となるため、高価且つ複雑と
なる欠点があつた。
本考案は、信号源回路において、回路構成要素
の発熱を抑えるようにすることを目的とする。
の発熱を抑えるようにすることを目的とする。
本考案の信号源回路は、内部に正帰還回路を有
する複数のスイツチ回路と、前記各スイツチ回路
に直流信号を供給する複数の直流電源とを具備し
ており、前記スイツチ回路の出力信号値に関連し
て所定の前記スイツチ回路が対応する前記直流電
源からの信号を導出するとき、正帰還回路の動作
により所望の出力信号値に安定させている。
する複数のスイツチ回路と、前記各スイツチ回路
に直流信号を供給する複数の直流電源とを具備し
ており、前記スイツチ回路の出力信号値に関連し
て所定の前記スイツチ回路が対応する前記直流電
源からの信号を導出するとき、正帰還回路の動作
により所望の出力信号値に安定させている。
第１図は本考案の一実施例を示す回路図で、第
３図と同一部分には同一符号を付している。
３図と同一部分には同一符号を付している。
第２図は、第１図の回路の動作説明図である。
以下、第１図、第２図を用いて説明する。抵抗
器１１１，１１４，１１８，１２１，１２８，１
３１，１３５，１３８およびキヤパシタ１１３，
１２０，１３３，１４０が無ければ、第３図の回
路と同様に動作し、前述した負帰還の発生によ
り、遷移点でトランジスタ１１０，１１７，１３
０，１３７の発熱が大きくなる。これを防止する
ために、第１図の信号源回路では、抵抗器１１
１，１１４，１１８，１２１，１２８，１３１，
１３５，１３８を設けている。スイツチ回路１１
に関して概略説明すると、抵抗器１１１を介して
トランジスタ１１６にバイアス電流を供給するこ
とにより正帰還をかけ、前記正帰還が前記負帰還
を上まわるようにすることにより、所望電圧値に
安定するようにしている。スイツチ回路１２，１
３，１４に関しても同様である。
器１１１，１１４，１１８，１２１，１２８，１
３１，１３５，１３８およびキヤパシタ１１３，
１２０，１３３，１４０が無ければ、第３図の回
路と同様に動作し、前述した負帰還の発生によ
り、遷移点でトランジスタ１１０，１１７，１３
０，１３７の発熱が大きくなる。これを防止する
ために、第１図の信号源回路では、抵抗器１１
１，１１４，１１８，１２１，１２８，１３１，
１３５，１３８を設けている。スイツチ回路１１
に関して概略説明すると、抵抗器１１１を介して
トランジスタ１１６にバイアス電流を供給するこ
とにより正帰還をかけ、前記正帰還が前記負帰還
を上まわるようにすることにより、所望電圧値に
安定するようにしている。スイツチ回路１２，１
３，１４に関しても同様である。
以下、スイツチ回路１１を例にとり数式を用い
て詳細に説明する。Ａ点の電位V4が−ΔV4変化
した場合（Ａ点を固定してみれば相対的にV1が
ΔV4上昇したことになる）、トランジスタ１１０
のベースバイアス電流の変化ΔIB1は、等価的に以
下の式で表わされる。
て詳細に説明する。Ａ点の電位V4が−ΔV4変化
した場合（Ａ点を固定してみれば相対的にV1が
ΔV4上昇したことになる）、トランジスタ１１０
のベースバイアス電流の変化ΔIB1は、等価的に以
下の式で表わされる。
ΔIB1＝ΔV4／R2＋ΔV4／rC1・１／hFE1
−hFE2（ΔV4／R12＋ΔVR1／R11）……(1) 但し、hFE1，hFE2は各々トランジスタ１１０，
１１６の電流増幅率、R2，R11，R12は各々抵抗
器１１２，１１４，１１１の抵抗値、rC1はトラ
ンジスタ１１０のエミツタ抵抗値、ΔVR1は抵抗
器１１５の両端電圧の変化分である。
−hFE2（ΔV4／R12＋ΔVR1／R11）……(1) 但し、hFE1，hFE2は各々トランジスタ１１０，
１１６の電流増幅率、R2，R11，R12は各々抵抗
器１１２，１１４，１１１の抵抗値、rC1はトラ
ンジスタ１１０のエミツタ抵抗値、ΔVR1は抵抗
器１１５の両端電圧の変化分である。
(1)式において、第１項〜第３項は各々、抵抗器
１１２を流れる電流の変化、トランジスタ１１０
のコレクタ電圧の変化による等価バイアス電流の
変化、トランジスタ１１６のバイアス電流変化に
よるトランジスタ１１０のバイアス電流変化を表
わす。
１１２を流れる電流の変化、トランジスタ１１０
のコレクタ電圧の変化による等価バイアス電流の
変化、トランジスタ１１６のバイアス電流変化に
よるトランジスタ１１０のバイアス電流変化を表
わす。
又、電流Ｉが一定であるという条件は、
ΔI＝ΔVR1／R1＋（ΔV4／R12＋ΔVR1／R11）（１＋hFE
2）＝０ ……(2) (1)，(2)式より ΔIB1／V4＝１／R2＋１／rC1・１／hFE1−hF
E2・｛１／R12−（１＋hFE2）／R12／（１＋hFE2）＋R1
1／R1｝ ＝１／R2＋１／rC1・hFE1−R11／R1・１／
R12・hFE2／（１＋hFE）＋R11／R1……(3) (3)式が負である条件下（hFE2≫R11／R1とすれ
ば、R11／R1・１／R12＞１／R2＋１／rC1・１／hFE1が
成立する場 合）では、全体として正帰還となる。例えば、電
流I1で電圧V4が下降しはじめると、トランジスタ
１１０は、べースバイアス電流IB1の減少により、
さらにオフされるように帰還される。従つて、電
圧Ｖは、V2に到つて直流電源１０２から直流信
号が供給されるまで下降する。又、トランジスタ
１１０，１１６のバイアス電圧が遷移動作を開始
する点において、各々、略R11／R12（V1−V2），R13／R
14 （V2−V3）変化しているので、第２図に示すよう
なヒステリシス特性を有することになる。キヤパ
シタ１１３は、出力電圧の急峻な変化を抑えたい
場合に挿入するキヤパシタで、式(1)においてキヤ
パシタ１１３を含めて考えると、右辺にC1dv／dt （C1はキヤパシタ１１３のキヤパシタンス）が加
わるため、C1dv／dt以外の項の正帰還電流がC1dv／dt を上まわることはできず、出力電圧V4の変化が
抑えられる。
2）＝０ ……(2) (1)，(2)式より ΔIB1／V4＝１／R2＋１／rC1・１／hFE1−hF
E2・｛１／R12−（１＋hFE2）／R12／（１＋hFE2）＋R1
1／R1｝ ＝１／R2＋１／rC1・hFE1−R11／R1・１／
R12・hFE2／（１＋hFE）＋R11／R1……(3) (3)式が負である条件下（hFE2≫R11／R1とすれ
ば、R11／R1・１／R12＞１／R2＋１／rC1・１／hFE1が
成立する場 合）では、全体として正帰還となる。例えば、電
流I1で電圧V4が下降しはじめると、トランジスタ
１１０は、べースバイアス電流IB1の減少により、
さらにオフされるように帰還される。従つて、電
圧Ｖは、V2に到つて直流電源１０２から直流信
号が供給されるまで下降する。又、トランジスタ
１１０，１１６のバイアス電圧が遷移動作を開始
する点において、各々、略R11／R12（V1−V2），R13／R
14 （V2−V3）変化しているので、第２図に示すよう
なヒステリシス特性を有することになる。キヤパ
シタ１１３は、出力電圧の急峻な変化を抑えたい
場合に挿入するキヤパシタで、式(1)においてキヤ
パシタ１１３を含めて考えると、右辺にC1dv／dt （C1はキヤパシタ１１３のキヤパシタンス）が加
わるため、C1dv／dt以外の項の正帰還電流がC1dv／dt を上まわることはできず、出力電圧V4の変化が
抑えられる。
他のスイツチ回路１２，１３，１４に関しても
同様に動作する。本実施例では、各２段のスイツ
チ回路を使用したが、所望の段数にすることがで
きる。抵抗器１１２，１１９，１３２，１３９の
代わりに電流ダイオード等の定電流素子を使用す
れば負帰還は小さくなり、従つて小さな正帰還を
施すことによつて全体的な正帰還が実現でき、ヒ
ステリシスも小さくできる。各トランジスタを
FETにより構成することもでき又、抵抗器１１
１，１１８，１３１，１３８の電源側の点は、出
力電圧V4の遷移に関してその電位が固定された
点であれば、いずれの点に接続してもよい。
同様に動作する。本実施例では、各２段のスイツ
チ回路を使用したが、所望の段数にすることがで
きる。抵抗器１１２，１１９，１３２，１３９の
代わりに電流ダイオード等の定電流素子を使用す
れば負帰還は小さくなり、従つて小さな正帰還を
施すことによつて全体的な正帰還が実現でき、ヒ
ステリシスも小さくできる。各トランジスタを
FETにより構成することもでき又、抵抗器１１
１，１１８，１３１，１３８の電源側の点は、出
力電圧V4の遷移に関してその電位が固定された
点であれば、いずれの点に接続してもよい。
本考案は、各スイツチ回路が正帰還回路を構成
するようにしているので、遷移の途中で安定する
ことなく、所望の直流電源が選択され、各スイツ
チ素子は単にオン若しくはオフするのみなので、
発熱は小さく、小電力容量のスイツチ素子が使用
でき又、放熱手段は不要となる等の効果を有す
る。
するようにしているので、遷移の途中で安定する
ことなく、所望の直流電源が選択され、各スイツ
チ素子は単にオン若しくはオフするのみなので、
発熱は小さく、小電力容量のスイツチ素子が使用
でき又、放熱手段は不要となる等の効果を有す
る。
第１図は本考案の信号源回路の回路図。第２図
は、第１図の信号源回路の動作説明図。第３図
は、従来の信号源回路の回路図。第４図は、第３
図の信号源回路の動作説明図。 １１〜１４……スイツチ回路、１２４……増幅
器。
は、第１図の信号源回路の動作説明図。第３図
は、従来の信号源回路の回路図。第４図は、第３
図の信号源回路の動作説明図。 １１〜１４……スイツチ回路、１２４……増幅
器。
Claims (1)
- 【実用新案登録請求の範囲】 複数の直流電源と、 負荷を駆動する出力段と、 負荷電流に応じて前記複数の直流電源の中のい
ずれかを前記出力段にその電源として選択的に供
給するスイツチ回路と、 を備えた信号源回路において、 前記スイツチ回路が、 第１の直流電源電圧に関連する電圧を有する第
１端子と、 ダイオード手段を介して第２の直流電源に結合
される第２端子と、 前記第１の直流電源または前記第２の直流電源
を電源として前記出力段に供給する第３端子と、 前記第１端子にコレクタが、前記第２端子にエ
ミツタがそれぞれ結合された第１トランジスタ手
段と、 前記第１トランジスタ手段のベースにコレクタ
が、前記第３端子にエミツタがそれぞれ結合され
た第２トランジスタ手段と、 前記第１端子と、前記第１トランジスタ手段の
ベースとの間に結合された第１バイアス抵抗手段
と、 前記第２端子と、前記第２トランジスタ手段の
ベースとの間に結合された第２バイアス抵抗手段
と、 前記第１端子と、前記第２トランジスタ手段の
ベースとの間に結合された第３バイアス抵抗手段
と、 前記第２端子と、前記第３端子との間に結合さ
れた電流検出用抵抗手段と、 を備えて成ることを特徴とする信号源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10399985U JPH054048Y2 (ja) | 1985-07-08 | 1985-07-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10399985U JPH054048Y2 (ja) | 1985-07-08 | 1985-07-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6213030U JPS6213030U (ja) | 1987-01-26 |
| JPH054048Y2 true JPH054048Y2 (ja) | 1993-02-01 |
Family
ID=30977081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10399985U Expired - Lifetime JPH054048Y2 (ja) | 1985-07-08 | 1985-07-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH054048Y2 (ja) |
-
1985
- 1985-07-08 JP JP10399985U patent/JPH054048Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6213030U (ja) | 1987-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02292906A (ja) | エラー増幅器及びそのシステム | |
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| JPH0577206B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0336336B2 (ja) | ||
| US5099139A (en) | Voltage-current converting circuit having an output switching function | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US4573019A (en) | Current mirror circuit | |
| JPH0321082Y2 (ja) | ||
| JPS5986316A (ja) | 差動増幅器対の切替回路 | |
| JPH0413692Y2 (ja) | ||
| JPH0326435B2 (ja) | ||
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP3443266B2 (ja) | 定電圧回路 | |
| JPH029729B2 (ja) | ||
| KR0183297B1 (ko) | 전기신호 최대 및 최저전압 제한회로 | |
| JP2661138B2 (ja) | 電流増幅回路 | |
| JP2723703B2 (ja) | 演算回路 | |
| JPH0346574Y2 (ja) | ||
| JPH0451094B2 (ja) | ||
| JPS62111519A (ja) | Ｐｗｍ波発生回路 | |
| JPH0158757B2 (ja) | ||
| JPH05158566A (ja) | 基準電圧・電流源 | |
| JPH0353804B2 (ja) |