JPH02304606A - ヒステリシスを有するバンドギャップスレッシュホールド回路 - Google Patents

ヒステリシスを有するバンドギャップスレッシュホールド回路

Info

Publication number
JPH02304606A
JPH02304606A JP2117014A JP11701490A JPH02304606A JP H02304606 A JPH02304606 A JP H02304606A JP 2117014 A JP2117014 A JP 2117014A JP 11701490 A JP11701490 A JP 11701490A JP H02304606 A JPH02304606 A JP H02304606A
Authority
JP
Japan
Prior art keywords
voltage reference
circuit
current
transistors
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2117014A
Other languages
English (en)
Inventor
Stephen W Hobrecht
ステファン　ダブリユ．ホブレヒト
Michael C L Chow
マイケル　シイ．エル．チャオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH02304606A publication Critical patent/JPH02304606A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮血豆１ 本発明は、温度補償された基準電圧を発生するバンドギ
ャップ基準回路に関するものである。この電圧基準回路
を活性状態又は不活性状態の何れかとさせるためにイネ
ーブル信号入力端を使用することが可能である。
藍來且ｌ 基準回路に基づく初期のスレッシュホールド検知器は米
国特許第４，７０１，６３９号に開示されている。この
特許は１９８７年ｌＯ月２０日に発行され、本願出願人
に譲渡されているものである。この発明においては、出
力信号が印加電圧の関数として与えられている。スレッ
シュホールド電圧は、公知の構成の温度補償型バンドギ
ャップ回路に基づいている。
温度補償型バンドギャップ回路は、ＩＥＥＥジャーナル
・オフ・ソリッドステート・サーキッツＶｏｌＳＣ−９
、Ｎｏ、６．１９７４年１２月６日、３８Ｂ−３９３頁
のＡ、　　Ｐａｕｌ　　Ｂｒｏｋａｗの文献に記載され
ている形態のものである。この文献は、［簡単な３端子
ＩＣバンドギヤツプ基（＄（Ａ　　Ｓｉｍｐｌｅ　　Ｔ
ｈｒｅｅ−Ｔｅｒｍｉｎａｌ　　ＩＣＢａｎｄｇａｐ　
　Ｒｅｆｅｒｅｍｃｅ）Ｊという標題がつけられている
。
このＢｒｏｋａｗの回路においては、ベース対エミッタ
差電圧（ΔＶａｔ）を発生するために２個のトランジス
タをレシオ型即ち所定の比率の電流密度で動作させてい
る。それらのエミッタは共通結合されており、且つ低電
流密度トランジスタのエミッタに直列接続して抵抗が組
込まれている。
高密度トランジスタエミッタは、第二レジスタを介して
電源端子へ帰還されている。これら２個のトランジスタ
のコレクタは他の電源端子へ帰還されている。トランジ
スタのベースは共通結合されており、且つ絶対ゼロへ外
挿されたシリコンバンドギャップに等しい電位において
動作される。
ベース電圧は、高電流密度トランジスタのＶａｔに起因
する負温度係数電圧と直列である第二抵抗において表わ
れる正の温度係数部分から構成されている。
Ｂｒｏｋａｗ形態を前述した特許のスレッシュホールド
検知回路において使用する場合には、温度補償型スレッ
シュホールド基準が得られる。しかしながら、この基準
電圧は出力として得ることは出来ない、前述した特許の
回路の一つの属性は１回路が制御端子から電力が供給さ
れ且つ回路電流の全てが制御端子から流れるということ
である。
貝−一的 本発明は１以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、イネーブル人力によ
ってオン及びオフ状態にスイッチ動作させることが可能
な温度補償型バンドギャップ基準回路を提供することで
ある６本発明の別の目的とするところは、オン及びオフ
状態にスイッチ動作させることが可能であり且つ供給電
位によって影響を受けることがない基準を発生すること
が可能な温度補償型バンドギャップ基準回路を提供する
ことである６本発明の更に別の目的とするところは、制
御端子へ印加されるイネーブル信号によってオン及びオ
フ状態へスイッチ動作させることが可能であり且つオフ
状態にある場合には電流を流すことがなく且つオン状態
にある場合には制御信号変動に影響を受けることがない
温度補償型バンドギャップ基準回路を提供することであ
る７本発明の更に別の目的とするところは、イネーブル
入力端におけるノイズが誤ったスイッチング動作を発生
することがないように温度補償型バンドギャップ基準回
路のスイッチング動作特性にヒステリシスを与えること
である。
薩−滅 本発明によれば、一対のトランジスタが設けられ、それ
らのエミッタ区域はレシオ型、即ち所定の比率とされて
おり、且つ大面積装置はその工ミッタと直列する第一抵
抗を有している０両方のエミッタとも第二抵抗を介して
一つの電源端子へ共通的に帰還されている。該一対のト
ランジスタのコレクタは、該対における各トランジスタ
へ等しい電流を与える電流ミラーによって他の電源端子
へ帰還されている。該電流ミラーは、カップリングトラ
ンジスタを介してフィードバック電流ミラーを駆動する
付加的端子を有している。該フィードバック電流ミラー
は、該第二抵抗を横断して結合されている出力端を有し
ている。従って、該トランジスタ対の周りに正のフィー
ドバックループが存在しており、且つそのフィードバッ
クの大きさは、該トランジスタ対の導通において制御さ
れたヒステリシスが存在するように制御される。該トラ
ンジスタ対のベースは、ＶＩＩＥＦ端子へ接続されてお
り、且つ第三抵抗を介して前記一方の電源端子へ帰還さ
れている。前記共通接続されたベースとイネーブル信号
端子との間に制御トランジスタが結合されている。該制
御トランジスタの制御電極は、該トランジスタ対の高電
流密度トランジスタのコレクターベース回路の周りに存
在する負のフィードバックループを完成すべく接続され
ているカップリングトランジスタのエミッタへ結合され
ている。この作用は、該トランジスタ対における導通状
態を安定化させ、従って該第−抵抗を横断して存在する
Δ−ｖｌｌ！が回路の導通度を決定する。その値は、共
通接続したベースにおける電位が絶対ゼロ温度へ外挿さ
れたシリコンバンドギャップにおけるものであるように
選択されている。従って、Ｖ　ＲｆＦ端子には約１．２
Ｖの温度安定化された電位が存在している。イネーブル
端子が高状態にある限り、制御トランジスタは導通状態
であり、且つ共通接続されたベースをプルアップし、且
つ該トランジスタ対は導通状態である。低状態であると
、制御トランジスタは導通状態ではなく、従って第三抵
抗を介して電流が流れることはない、この条件の場合、
該トランジスタ対はオフ状態であり、且つＶＲｔＦ端子
はゼロ電位である。
実１例 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。
添付の図面を参照して説明すると、本発明回路は、＋側
を端子１０へ接続し且つ一側を接地端子１１へ接続した
ｖＩＡ、電源から動作する。以下の説明において、バイ
ポーラトランジスタは全て高ベータを有するものと仮定
する。従って、ベース電流は、典型的に、コレクタ電流
の１％未満であるので、それを無視するものとする。
本発明回路の重要な部分は、トランジスタ対１２及び１
３であり、そのトランジスタのベースはＶ□Ｆ端子１４
へ共通接続している６図示した如く、トランジスタ１３
は、トランジスタ１２の面積の４倍の面積を有しており
、且つそれはそのエミッタと直列して抵抗１５を有して
いる。このトランジスタ対は、そのエミッタを共通抵抗
１６を介して接地へ帰還させている。抵抗１７は、トラ
ンジスタ１２及び１３の共通ベースを接地へ帰還させて
いる。
トランジスタ１８−２０は、ウィルソン（Ｗｉｌｓｏｎ
）電流ミラーを形成しており、その場合、トランジスタ
１９及び２０を流れる電流は精密に制御される。トラン
ジスタ２０はトランジスタ１８の２倍の面積を有してい
るので、工２はトランジスタ１８及び１９を流れる電流
Ｉｆの値の２倍の値である。そのように接続しであるた
めに、関連した電流がトランジスタ２１及び２２を介し
て流れる。トランジスタ２１内を流れる電流Ｉ３は、電
流ＩＩの値の２倍に等しい値であり、且つトランジスタ
２２内を流れる電流■４は電流Ｉｔに等しい値である。
注意すべきことであるが、トランジスタ１２及び１３を
流れる電流はマツチされており５且つ各トランジスタは
同様の負荷を駆動してそれらの間にバランスを形成して
いる。
トランジスタ２３は、後述する如くフィードバックカッ
プリング作用を与えており、且つ電流Ｉ４を導通し、且
つその電流はトランジスタ２４内を流れる。トランジス
タ２４及び２５は電流ミラーを形成し、その出力端は抵
抗１６と並列している、このトランジスタ１２及び１３
のコレクタ回路からそれらのエミッタへのフィードバッ
クは正乃至は性質上再生的であり、本回路に対してヒス
テリシス特性を与えている。このことは、本回路がオン
状態にある場合に、Ｖ　Ｍ　ｔ　ｒ端子１４における電
圧が約１．２Ｖであることを意味している６本回路がオ
フ状態にある場合には、スレッシュホールドが多少上昇
され（約２５ｍＶ）、それは本回路をスタートさせるた
めに超えられねばならない、このような特性は、イネー
ブル端子２７において回路の雑音免疫性を改善する上で
非常に有用である。
イネーブル端子２７が低状態にある場合、トランジスタ
２８において電流が流れることはなく、従って抵抗１７
を電流が流れることはない、その結果、■□、端子１４
はゼロＶにある。従って、トランジスタ１２及び１３に
おいて電流が流れることはなく、且つ本回路はオフ状態
である。従って、トランジスタ１８乃至２５において電
流が流れることはない。
イネーブル端子２７が高状態（又は、少なくとも本回路
の上部スレッシュホールドを超えたもの）、それはトラ
ンジスタ２８をターンオンさせんとする。本回路がオフ
状態にある場合には、トランジスタ２９がスタートアッ
プ装置として作用することが理解される。それは、長い
幅狭のＰチャンネルＦＥＴであり、そのゲートは接地接
続されており、従って、それは高値の抵抗として作用す
る。その導通度は、僅かではあるが、イネーブル端子２
７が高状態である場合に、トランジスタ２８のゲートを
プルアップしてその導通状態を確保するのに充分である
。実際上、本回路がオン状態にある場合に、トランジス
タ２９の導通度は電流Ｉ４よりもかなり小さい、従って
１本回路が端子２７における信号によってイネーブルさ
れるべき場合、トランジスタ２８における導通状態は、
Ｖ＊ｔｒ端子をプルアップし且つ本回路をターンオンさ
せる。
ダイオード３０は、通常、非導通状態であるが、それら
の結合したツェナー電圧を超えると。
それらは導通状態となり、且つ抵抗３１と結合して、ト
ランジスタ２８のドレインへ印加される電位を安全な値
ヘクランプする。この結合されたツェナーブレークダウ
ンは、２０Ｖの程度であり、端子２７に静電的放電（Ｅ
ＳＤ）保護を与えている。コンデンサ３２は、回路安定
化のために設けられた周波数補償用コンデンサである。
本回路がオン状態にあると、抵抗１５を介しての電圧降
下は、トランジスタ１２及び１３の間のΔＶ□と等しい
、これは次式によって表わされる。
尚、Ｊ１２／Ｊ１３：）ランジスタ電流密度比に：ボル
ツマン定数 Ｔ：絶対温度 ｑ：電子上の電荷 図示した回路の場合（電流密度比が４）、３００°にの
温度において、ΔＶａｔは約３６ｍＶである。従って、
７２０Ω抵抗１５の場合、電流Ｉ２は約５０μＡである
。このことは、該トランジスタ対において、約１００μ
Ａが流れることを意味している。このようなトランジス
タ比の場合、電流Ｉ４は約２５μＡである。好適実施例
においては、トランジスタ２５は、トランジスタ２４の
寸法の約６２％に構成される。従って、トランジスタ２
５内を流れる電流は、約１６μＡであり、即ちトランジ
スタ１２及び１３内を流れる全電流の約１６％である。
この比は、本回路に対し約２５ｍＶの３００’　Ｋのヒ
ステリシスを導入する。従って、本回路がオン状態にあ
る場合に端子１４において、温度的に一定な１．２Ｖを
発生する場合、それは約１．２２５Ｖのターンオンスレ
ッシュホールドを有している。このことは、ターミナル
２７のターンオンスレッシュホールドが約１．７Ｖとし
ている。
本回路の出力は、実際には、端子１４においてＶ□、で
ある場合、デジタル出力は、図示した如く、端子３３に
おいて得ることが可能である。このことは、Ｎチャンネ
ルトランジスタ３４のゲートをトランジスタ２４のゲー
トへ接続することによってなされる。トランジスタ３４
のドレインは、Ｐチャンネルトランジスタ３５によって
端子ｌＯへ帰還されており、Ｐチャンネルトランジスタ
３５のゲートは接地接続されており且つ比較的低い導通
度を有する長い幅狭の構成を有している。本回路がオフ
状態にある場合には、トランジスタ３５が端子３３をＶ
、□近くヘブルアップする０本回路がオン状態にあると
、トランジスタ３４はトランジスタ３５に打勝ち、端子
３３を接地近くヘブルする。従って、端子３３のレール
間のスイング即ち振れは、本回路導通度のフラッグを与
える。
添付の図面に示した回路を、適合性のある複合ＣＭＯＳ
／リニアシリコン、エピタキシャル、モノリシック、Ｐ
Ｎ接合分離型プロセスを使用して製造した。以下の表に
示した部品を使用した。
皿−Ａ　　　　　　　ＩＬ又丈立／上」上）抵抗１５　
　　　　７２０Ω 抵抗１６　　　　　６．７にΩ 抵抗１７　　　　　１２５にΩ トランジスタ２４　　Ｎチャンネル４０１５トランジス
タ２５　　Ｎチャンネル２５１５トランジスタ２８　　
Ｎチャンネルｔｏｏ／１５トランジスタ２９　　Ｐチャ
ンネル６／４６コンデンサ３２　　１５ｐＦ この回路は、オン状態の場合に、約１．２ＶのＶＩＩＥ
Ｆを発生した。この電圧は、−４５°Ｃ乃至１２５°Ｃ
の温度範囲に亘ってその変動が１６ｍＶ未満であった。
この回路は、約２５　ｍ　Ｖのヒステリシス特性を示し
、従って、端子２７において信号に対する妥当な雑音免
疫性を有していた。この回路は、端子ｌＯにおいて１　
ｋＨｚにおいて約３４ｄＢの供給電圧拒否比を有してい
た。
以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
種々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図は、本発明の一実施例に基づいて構成された回路
を示した概略図である。 （符号の説明） ２７：イネーブル端子 特許出願人　　　　ナショナル　セミコンダクタ　コー
ポレーション ＝　　　　１

Claims (1)

  1. 【特許請求の範囲】 １、イネーブル信号に応答してオン及びオフにスイッチ
    動作させることの可能な電圧基準回路において、前記イ
    ネーブル信号を受取るべく結合した入力端を具備すると
    共にベース対エミッタの差電圧が絶対温度に比例して発
    生されるように異なった電流密度で動作する一対のトラ
    ンジスタを具備する電圧基準手段、前記イネーブル信号
    に応答して前記電圧基準手段をターンオン／オフさせる
    手段、温度と独立した一定の比を維持するように前記電
    流密度を制御する手段、前記イネーブル信号に応答して
    前記電圧基準手段のスイッチング動作にヒステリシスが
    導入されるように前記電圧基準手段に正のフィードバッ
    クを与える手段、を有することを特徴とする電圧基準回
    路。 ２、特許請求の範囲第１項において、前記一対のトラン
    ジスタは寸法が所定の比率とされており、且つ２個の電
    流源出力を持った第一電流ミラーを使用して前記一対の
    トランジスタを同一のコレクタ電流で動作させることを
    特徴とする電圧基準回路。 ３、特許請求の範囲第２項において、前記第一電流ミラ
    ーが前記一対のトランジスタのエミッタへ結合した出力
    端を有する第二電流ミラーへ電流を供給する付加的な電
    流源を有しており、その際に前記ヒステリシスを前記一
    対のトランジスタのスイッチング動作へ導入するための
    正のフィードバック機能を与えていることを特徴とする
    電圧基準回路。 ４、特許請求の範囲第３項において、前記第二電流ミラ
    ーは、更に、出力フラッグインジケータ回路を駆動すべ
    く結合されていることを特徴とする電圧基準回路。 ５、特許請求の範囲第３項において、前記回路のスイッ
    チング動作手段としてＦＥＴを使用しており、前記ＦＥ
    Ｔはそのソースを前記一対のトランジスタへ結合してお
    り、そのゲートを前記付加的な電流源へ結合しており、
    且つそのドレインを前記イネーブル信号入力端へ結合し
    ていることを特徴とする電圧基準回路。
JP2117014A 1989-05-08 1990-05-08 ヒステリシスを有するバンドギャップスレッシュホールド回路 Pending JPH02304606A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/350,354 US5013934A (en) 1989-05-08 1989-05-08 Bandgap threshold circuit with hysteresis
US350,354 1989-05-08

Publications (1)

Publication Number Publication Date
JPH02304606A true JPH02304606A (ja) 1990-12-18

Family

ID=23376355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2117014A Pending JPH02304606A (ja) 1989-05-08 1990-05-08 ヒステリシスを有するバンドギャップスレッシュホールド回路

Country Status (5)

Country Link
US (1) US5013934A (ja)
EP (1) EP0396996B1 (ja)
JP (1) JPH02304606A (ja)
KR (1) KR900019366A (ja)
DE (1) DE69012640T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122642A (ja) * 2003-10-20 2005-05-12 Nec Electronics Corp 定電圧発生回路

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210475B1 (en) * 1989-05-09 1996-04-23 United Technologies Automotive Circuit sensing circuit for use with a current controlling device in a power delivery circuit
US5495155A (en) * 1991-06-28 1996-02-27 United Technologies Corporation Device in a power delivery circuit
JPH05315852A (ja) * 1992-05-12 1993-11-26 Fuji Electric Co Ltd 電流制限回路および電流制限回路用定電圧源
US5327028A (en) * 1992-06-22 1994-07-05 Linfinity Microelectronics, Inc. Voltage reference circuit with breakpoint compensation
US5264784A (en) * 1992-06-29 1993-11-23 Motorola, Inc. Current mirror with enable
US5369319A (en) * 1992-12-21 1994-11-29 Delco Electronics Corporation Comparator having temperature and process compensated hysteresis characteristic
FR2721773B1 (fr) * 1994-06-27 1996-09-06 Sgs Thomson Microelectronics Dispositif de mise en veille partielle d'une source de polarisation et circuit de commande d'une telle source.
US5646520A (en) * 1994-06-28 1997-07-08 National Semiconductor Corporation Methods and apparatus for sensing currents
US5760615A (en) * 1994-07-29 1998-06-02 Sgs-Thomson Microelectronics, Inc. Zero current enable circuit
EP0701190A3 (en) * 1994-09-06 1998-06-17 Motorola, Inc. CMOS circuit for providing a bandgap reference voltage
US5559424A (en) * 1994-10-20 1996-09-24 Siliconix Incorporated Voltage regulator having improved stability
EP0778509B1 (en) * 1995-12-06 2002-05-02 International Business Machines Corporation Temperature compensated reference current generator with high TCR resistors
DE19621110C1 (de) * 1996-05-24 1997-06-12 Siemens Ag Ein-/Ausschaltbare Schaltungsanordnung zur Erzeugung eines Referenzpotentials
DE19624676C1 (de) * 1996-06-20 1997-10-02 Siemens Ag Schaltungsanordnung zur Erzeugung eines Referenzpotentials
FR2834343B1 (fr) * 2001-12-28 2004-04-09 St Microelectronics Sa Detecteur thermique
DE102004004305B4 (de) * 2004-01-28 2007-05-10 Infineon Technologies Ag Bandabstands-Referenzstromquelle
KR100605258B1 (ko) * 2005-02-28 2006-07-31 삼성전자주식회사 초 저전력 소모 특성을 갖는 기준전압 발생회로
US8536874B1 (en) * 2005-09-30 2013-09-17 Marvell International Ltd. Integrated circuit voltage domain detection system and associated methodology
US7760476B2 (en) * 2007-06-07 2010-07-20 Atmel Corporation Threshold voltage method and apparatus for ESD protection
US8575912B1 (en) * 2012-05-21 2013-11-05 Elite Semiconductor Memory Technology Inc. Circuit for generating a dual-mode PTAT current
US9356569B2 (en) 2013-10-18 2016-05-31 Freescale Semiconductor, Inc. Ready-flag circuitry for differential amplifiers
CN108664072B (zh) * 2018-06-11 2020-05-12 上海艾为电子技术股份有限公司 一种高阶温度补偿带隙基准电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4029974A (en) * 1975-03-21 1977-06-14 Analog Devices, Inc. Apparatus for generating a current varying with temperature
GB2163614A (en) * 1984-08-22 1986-02-26 Philips Electronic Associated Battery economising circuit
US4677369A (en) * 1985-09-19 1987-06-30 Precision Monolithics, Inc. CMOS temperature insensitive voltage reference
ATE66756T1 (de) * 1985-09-30 1991-09-15 Siemens Ag Trimmbare schaltungsanordnung zur erzeugung einer temperaturunabhaengigen referenzspannung.
US4701639A (en) * 1985-12-09 1987-10-20 National Semiconductor Corporation Threshold detector circuit and method
IT1201848B (it) * 1986-10-02 1989-02-02 Sgs Microelettronica Spa Circuito di interfaccia logica ad alta stabilita' e bassa corrente di riposo
US4808908A (en) * 1988-02-16 1989-02-28 Analog Devices, Inc. Curvature correction of bipolar bandgap references

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122642A (ja) * 2003-10-20 2005-05-12 Nec Electronics Corp 定電圧発生回路

Also Published As

Publication number Publication date
DE69012640T2 (de) 1995-04-27
EP0396996B1 (en) 1994-09-21
DE69012640D1 (de) 1994-10-27
EP0396996A3 (en) 1990-12-05
EP0396996A2 (en) 1990-11-14
KR900019366A (ko) 1990-12-24
US5013934A (en) 1991-05-07

Similar Documents

Publication Publication Date Title
JPH02304606A (ja) ヒステリシスを有するバンドギャップスレッシュホールド回路
EP0140677B1 (en) Differential amplifier using a constant-current source circuit
US4085359A (en) Self-starting amplifier circuit
JP4179776B2 (ja) 電圧発生回路および電圧発生方法
JPH08234853A (ja) Ｐｔａｔ電流源
US4524318A (en) Band gap voltage reference circuit
JPH04250509A (ja) 電源独立型電流源を使用するバンドギャップ電圧基準回路およびその方法
US4553044A (en) Integrated circuit output driver stage
US4158178A (en) Anti-latch circuit for amplifier stage including bipolar and field-effect transistors
KR950000432B1 (ko) 트랜지스터 또는 반도체 장치를 시뮬레이팅할 수 있는 회로 및 포락선 검출기
US4701639A (en) Threshold detector circuit and method
US4786856A (en) Temperature compensated current source
JP4158214B2 (ja) 半導体集積回路
JPH09502842A (ja) 差動電圧に比例した制御出力電流を有する電圧比較器
US4317082A (en) Current mirror circuit
US4251778A (en) Circuit with electrically controlled gain
JPH0225561B2 (ja)
US4855625A (en) Operational amplifier having low DC current input circuit
US3989997A (en) Absolute-value circuit
US6559706B2 (en) Mixer circuitry
JPH0516208B2 (ja)
SU650066A1 (ru) Стабилизатор напр жени посто нного тока
JP2596151B2 (ja) 電圧比較器
JPH01259618A (ja) ウインド回路
JPH03230208A (ja) 基準電圧発生回路