JPH04366891A - アクティブマトリクス液晶表示装置 - Google Patents
アクティブマトリクス液晶表示装置Info
- Publication number
- JPH04366891A JPH04366891A JP3141845A JP14184591A JPH04366891A JP H04366891 A JPH04366891 A JP H04366891A JP 3141845 A JP3141845 A JP 3141845A JP 14184591 A JP14184591 A JP 14184591A JP H04366891 A JPH04366891 A JP H04366891A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- active matrix
- row selection
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/041—Temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置（ＬＣＤ
）に関し、特に各液晶セルがスイッチ用薄膜トランジス
タを備えたアクティブマトリクスＬＣＤに関する。
）に関し、特に各液晶セルがスイッチ用薄膜トランジス
タを備えたアクティブマトリクスＬＣＤに関する。
【０００２】
【従来の技術】図２に、従来の技術によるアクティブマ
トリクスＬＣＤの例を示す。図２（Ａ）は、アクティブ
マトリクスＬＣＤの回路構成を概略的に示す。
トリクスＬＣＤの例を示す。図２（Ａ）は、アクティブ
マトリクスＬＣＤの回路構成を概略的に示す。
【０００３】表示面５１内には、多数のピクセル（画素
）ＰＸｉｊがマトリクス（行列）状に配置されている。 各ピクセルＰＸｉｊは、接地等の参照電位に接続された
カウンタ電極５８と、ピクセル電極５９の間に液晶層を
挾んでいる。ピクセル電極５９は、トランジスタＴｉｊ
のドレイン電極５７に接続されている。トランジスタＴ
ｉｊのソース電極５６は、ｊ番目のセグメントラインに
接続されている。また、トランジスタＴｉｊのゲート電
極は、ｉ番目のコモンラインに接続されている。各コモ
ンラインはコモン駆動回路５２によって駆動され、順次
行が選択される。また、セグメントラインはセグメント
駆動回路５３に接続され、ビデオ信号が印加される。す
なわち、コモン駆動回路５２で駆動されたコモンライン
に接続されたトランジスタを介して、セグメント駆動回
路５３から供給されるビデオ信号がピクセルＰＸに印加
される。
）ＰＸｉｊがマトリクス（行列）状に配置されている。 各ピクセルＰＸｉｊは、接地等の参照電位に接続された
カウンタ電極５８と、ピクセル電極５９の間に液晶層を
挾んでいる。ピクセル電極５９は、トランジスタＴｉｊ
のドレイン電極５７に接続されている。トランジスタＴ
ｉｊのソース電極５６は、ｊ番目のセグメントラインに
接続されている。また、トランジスタＴｉｊのゲート電
極は、ｉ番目のコモンラインに接続されている。各コモ
ンラインはコモン駆動回路５２によって駆動され、順次
行が選択される。また、セグメントラインはセグメント
駆動回路５３に接続され、ビデオ信号が印加される。す
なわち、コモン駆動回路５２で駆動されたコモンライン
に接続されたトランジスタを介して、セグメント駆動回
路５３から供給されるビデオ信号がピクセルＰＸに印加
される。
【０００４】図２（Ｂ）は、図２（Ａ）の回路における
信号波形を示す。図２（Ｂ）上段には、コモン信号Ｖｇ
ｉの波形を示す。コモン信号Ｖｇｉは、ｉ番目のコモン
ラインに印加されるゲート信号であり、ｉ番目の行が選
択されている選択時間の間、“１”の状態をとる。その
他の時間においては、“０”の状態をとる。たとえば、
コモンラインの数が４００である場合、行選択時間ｔｓ
は、１フレームの１／４００の時間となる。ｉ番目のコ
モン信号が“１”から“０”に変化すると、次の（ｉ＋
１）番目のコモンラインに対する信号が“０”から“１
”に変化し、次の行が選択される。
信号波形を示す。図２（Ｂ）上段には、コモン信号Ｖｇ
ｉの波形を示す。コモン信号Ｖｇｉは、ｉ番目のコモン
ラインに印加されるゲート信号であり、ｉ番目の行が選
択されている選択時間の間、“１”の状態をとる。その
他の時間においては、“０”の状態をとる。たとえば、
コモンラインの数が４００である場合、行選択時間ｔｓ
は、１フレームの１／４００の時間となる。ｉ番目のコ
モン信号が“１”から“０”に変化すると、次の（ｉ＋
１）番目のコモンラインに対する信号が“０”から“１
”に変化し、次の行が選択される。
【０００５】図２（Ｂ）二段目は、画像信号Ｖｓｊを示
す。この画像信号はｊ番目のセグメントラインに印加さ
れる画像信号であり、ｉ行目のピクセルに対する画像信
号は、ｉ番目の行選択時間ｔｓに対応する部分で示され
ている。
す。この画像信号はｊ番目のセグメントラインに印加さ
れる画像信号であり、ｉ行目のピクセルに対する画像信
号は、ｉ番目の行選択時間ｔｓに対応する部分で示され
ている。
【０００６】すなわち、図中左側に示す一列分の画像信
号が、図２（Ａ）に示す表示面５１の１列分のピクセル
に順次供給される。なお、フレームが代わると、図中右
側の一列分の画像信号に示すように画像信号の極性は反
転する。
号が、図２（Ａ）に示す表示面５１の１列分のピクセル
に順次供給される。なお、フレームが代わると、図中右
側の一列分の画像信号に示すように画像信号の極性は反
転する。
【０００７】１つのピクセルに印加される電圧波形は図
２（Ｂ）下段に示すようになる。すなわち、ピクセルＰ
Ｘｉｊに印加される電圧Ｖｉｊは、ｉ行目が選択された
時に印加され、次の行選択の時にトランジスタがオフと
されてセグメントラインとピクセルが分離され、次のフ
レームの該当行の選択まで電気的に分離された状態とさ
れる。カウンタ電極５８、ピクセル電極５９は、液晶層
を挾んでキャパシタを構成する。このキャパシタの絶縁
状態が完全であれば、蓄積された電圧は次の選択時間ま
で変化しない。この理想的な波形を図中実線で示す。し
かしながら、現実的にはリーク電流が流れる。たとえば
、液晶層内にイオンが存在し、印加電圧に従ってイオン
が移動し、液晶層表面にイオンが蓄積される。これら蓄
積されたイオンは、キャパシタ電極面における電荷を打
消す極性を有するため、蓄積電荷は減少し、実効的に液
晶に印加される電圧は減少する。図中、破線でこの実効
的な電圧波形を示す。
２（Ｂ）下段に示すようになる。すなわち、ピクセルＰ
Ｘｉｊに印加される電圧Ｖｉｊは、ｉ行目が選択された
時に印加され、次の行選択の時にトランジスタがオフと
されてセグメントラインとピクセルが分離され、次のフ
レームの該当行の選択まで電気的に分離された状態とさ
れる。カウンタ電極５８、ピクセル電極５９は、液晶層
を挾んでキャパシタを構成する。このキャパシタの絶縁
状態が完全であれば、蓄積された電圧は次の選択時間ま
で変化しない。この理想的な波形を図中実線で示す。し
かしながら、現実的にはリーク電流が流れる。たとえば
、液晶層内にイオンが存在し、印加電圧に従ってイオン
が移動し、液晶層表面にイオンが蓄積される。これら蓄
積されたイオンは、キャパシタ電極面における電荷を打
消す極性を有するため、蓄積電荷は減少し、実効的に液
晶に印加される電圧は減少する。図中、破線でこの実効
的な電圧波形を示す。
【０００８】
【発明が解決しようとする課題】液晶パネル内の液晶の
電気的性質は一様ではない。このため、図２（Ｂ）下段
に示すようなピクセル電圧の変化は一様には生じない。 このため、表示すべき画像を不均一にしてしまう。
電気的性質は一様ではない。このため、図２（Ｂ）下段
に示すようなピクセル電圧の変化は一様には生じない。 このため、表示すべき画像を不均一にしてしまう。
【０００９】本発明の目的は、各ピクセルにおける画像
信号の減衰が問題とならないアクティブマトリクス液晶
表示装置を提供することである。
信号の減衰が問題とならないアクティブマトリクス液晶
表示装置を提供することである。
【００１０】
【課題を解決するための手段】本発明のアクティブマト
リクス液晶表示装置は、マトリクス状に配置され、各々
がスイッチ用薄膜トランジスタを備えた多数の液晶ピク
セルと、同一行に配置された液晶ピクセルのスイッチ用
薄膜トランジスタのゲートに行選択信号を印加するコモ
ン駆動回路と、同一列に配置された液晶ピクセルのスイ
ッチ用薄膜トランジスタのソースに画像信号と一定のバ
イアス信号を選択的に印加するセグメント駆動回路とを
有する。
リクス液晶表示装置は、マトリクス状に配置され、各々
がスイッチ用薄膜トランジスタを備えた多数の液晶ピク
セルと、同一行に配置された液晶ピクセルのスイッチ用
薄膜トランジスタのゲートに行選択信号を印加するコモ
ン駆動回路と、同一列に配置された液晶ピクセルのスイ
ッチ用薄膜トランジスタのソースに画像信号と一定のバ
イアス信号を選択的に印加するセグメント駆動回路とを
有する。
【００１１】また、行選択信号は、該当する行選択時間
の間“１”をとり、その後少なくとも１行選択時間長“
０”をとり、その後は各行選択時間の中で一部“１”、
一部“０”をとることが望ましい。
の間“１”をとり、その後少なくとも１行選択時間長“
０”をとり、その後は各行選択時間の中で一部“１”、
一部“０”をとることが望ましい。
【００１２】
【作用】液晶ピクセルには、画像信号に引続いて一定の
バイアス信号が印加される。このため、画像信号の減衰
が問題とならなくなる。
バイアス信号が印加される。このため、画像信号の減衰
が問題とならなくなる。
【００１３】さらに、行選択信号をフレーム時間中繰返
して与えることにより、液晶に印加されるバイアス電圧
を一定の値に保持することができる。
して与えることにより、液晶に印加されるバイアス電圧
を一定の値に保持することができる。
【００１４】また、画像信号が印加された後、所定時間
行選択信号を与えないことにより、ピクセルに画像信号
が蓄積される時間を所望なだけ長くすることができる。
行選択信号を与えないことにより、ピクセルに画像信号
が蓄積される時間を所望なだけ長くすることができる。
【００１５】
【実施例】アクティブマトリクスＬＣＤにおいて、フレ
ーム時間はたとえば２０ｍｓｅｃ程度である。走査線の
数が４００本の場合、１行の選択時間は約５０μｓｅｃ
となる。約５０μｓｅｃの間に、蓄積した電荷を、２０
ｍｓｅｃ保持しようとすると、液晶層のリークによる蓄
積電圧の減衰が問題となる。蓄積時間がたとえば数百μ
ｓｅｃ程度の間は蓄積電圧の減衰はほとんど問題となら
ない。
ーム時間はたとえば２０ｍｓｅｃ程度である。走査線の
数が４００本の場合、１行の選択時間は約５０μｓｅｃ
となる。約５０μｓｅｃの間に、蓄積した電荷を、２０
ｍｓｅｃ保持しようとすると、液晶層のリークによる蓄
積電圧の減衰が問題となる。蓄積時間がたとえば数百μ
ｓｅｃ程度の間は蓄積電圧の減衰はほとんど問題となら
ない。
【００１６】そこで、画像信号をピクセルに蓄積し、所
定時間保持した後は、画像信号の代わりに一定電圧の信
号を繰返し蓄積させ、平均として所望の表示を行なわせ
る。このため、セグメント線に画像信号と一定のバイア
ス信号とを選択的に印加できるようにする。
定時間保持した後は、画像信号の代わりに一定電圧の信
号を繰返し蓄積させ、平均として所望の表示を行なわせ
る。このため、セグメント線に画像信号と一定のバイア
ス信号とを選択的に印加できるようにする。
【００１７】図１は、このような駆動を行なうためのセ
グメント駆動回路を示す。図１（Ａ）はセグメント駆動
回路の構成をブロック図で示す。セグメント駆動回路１
は、たとえばシフトレジスタを含み、１行分の画像信号
を蓄積し、並列に出力することのできる回路であり、従
来のセグメント駆動回路と同様の構成である。セグメン
ト駆動回路１には、データ、水平同期信号、クロック信
号が入力され、各セグメントに対応するビデオ出力を出
力する。
グメント駆動回路を示す。図１（Ａ）はセグメント駆動
回路の構成をブロック図で示す。セグメント駆動回路１
は、たとえばシフトレジスタを含み、１行分の画像信号
を蓄積し、並列に出力することのできる回路であり、従
来のセグメント駆動回路と同様の構成である。セグメン
ト駆動回路１には、データ、水平同期信号、クロック信
号が入力され、各セグメントに対応するビデオ出力を出
力する。
【００１８】ビデオ出力線に、セグメントラインに対応
した数のアナログスイッチ２が設けられており、その一
方の入力にはビデオ出力が印加され、他方の入力には一
定電圧のバイアス信号が印加される。アナログスイッチ
２の出力は、実効出力ラインに接続されており、バイア
ス選択信号の制御によって実効出力はビデオ出力とバイ
アス電圧とのいずれかに選択的に接続される。すなわち
、バイアス選択信号が与えられた時には、バイアス電圧
が選択され、画像信号の代わりに一定のバイアス電圧が
供給される。
した数のアナログスイッチ２が設けられており、その一
方の入力にはビデオ出力が印加され、他方の入力には一
定電圧のバイアス信号が印加される。アナログスイッチ
２の出力は、実効出力ラインに接続されており、バイア
ス選択信号の制御によって実効出力はビデオ出力とバイ
アス電圧とのいずれかに選択的に接続される。すなわち
、バイアス選択信号が与えられた時には、バイアス電圧
が選択され、画像信号の代わりに一定のバイアス電圧が
供給される。
【００１９】図１（Ｂ）は、図１（Ａ）に示すセグメン
ト駆動回路の要部における信号波形を示す。図１（Ｂ）
上段にはバイアス信号の波形を示す。バイアス信号は１
フレーム内においては一定の値をとり、フレームが代わ
るとその極性を反転させる。バイアス信号の電圧の絶対
値は一定である。
ト駆動回路の要部における信号波形を示す。図１（Ｂ）
上段にはバイアス信号の波形を示す。バイアス信号は１
フレーム内においては一定の値をとり、フレームが代わ
るとその極性を反転させる。バイアス信号の電圧の絶対
値は一定である。
【００２０】図１（Ｂ）中段に示すバイアス選択信号は
、各行選択時間に対応したパルス形状を有する。図示の
場合、各行選択時間の前半においてバイアス選択信号は
“０”の状態であり、後半において“１”の状態をとる
。バイアス選択信号が“０”の時は画像信号が選択され
、バイアス選択信号が“１”の時はバイアス信号が選択
される。
、各行選択時間に対応したパルス形状を有する。図示の
場合、各行選択時間の前半においてバイアス選択信号は
“０”の状態であり、後半において“１”の状態をとる
。バイアス選択信号が“０”の時は画像信号が選択され
、バイアス選択信号が“１”の時はバイアス信号が選択
される。
【００２１】したがって、実効出力電圧の波形は図１（
Ｂ）下段に示すように各行選択時間内の前半においては
、画像信号のレベルをとり、各行選択時間の後半におい
てはバイアス電圧の値をとる。すなわち、ピクセルに接
続されたトランジスタのソース電極には、図１（Ｂ）下
段に示すような実効出力電圧が印加される。
Ｂ）下段に示すように各行選択時間内の前半においては
、画像信号のレベルをとり、各行選択時間の後半におい
てはバイアス電圧の値をとる。すなわち、ピクセルに接
続されたトランジスタのソース電極には、図１（Ｂ）下
段に示すような実効出力電圧が印加される。
【００２２】行側のコモン駆動回路として、従来のコモ
ン駆動回路と全く同じ回路を使用すると、該当する行選
択時間のうち前半においては画像信号が印加され、後半
においてはバイアス電圧が印加される。
ン駆動回路と全く同じ回路を使用すると、該当する行選
択時間のうち前半においては画像信号が印加され、後半
においてはバイアス電圧が印加される。
【００２３】この場合、画像信号がピクセルに印加され
る時間は行選択時間の一部となってしまう。コモン駆動
回路を少し変更することにより、画像信号印加時間を長
くすることができる。
る時間は行選択時間の一部となってしまう。コモン駆動
回路を少し変更することにより、画像信号印加時間を長
くすることができる。
【００２４】図３は、画像信号の印加される時間を行選
択時間以上とする駆動信号の波形を示す。
択時間以上とする駆動信号の波形を示す。
【００２５】図４にコモン駆動回路の例を示す。ＬＣＤ
制御回路から与えられるシリアルデータは、クロック信
号のエッジによってトリガされ、シフトレジスト５に転
送される。一組のシリアルデータがシフトレジストに収
容された後、ロード信号のエッジによって全データは同
時にシフトレジスト５からラインメモリ６に転送される
。このようにして、ラインメモリ６に収容されたデータ
は、たとえば論理回路の０／５Ｖの電位レベルである。 ＬＣＤ回路は一般により高い電圧レベルを用いるため、
変換回路７が所望の電圧レベルに変換を行う。このよう
にして、コモン電極に供給される信号が形成される。
制御回路から与えられるシリアルデータは、クロック信
号のエッジによってトリガされ、シフトレジスト５に転
送される。一組のシリアルデータがシフトレジストに収
容された後、ロード信号のエッジによって全データは同
時にシフトレジスト５からラインメモリ６に転送される
。このようにして、ラインメモリ６に収容されたデータ
は、たとえば論理回路の０／５Ｖの電位レベルである。 ＬＣＤ回路は一般により高い電圧レベルを用いるため、
変換回路７が所望の電圧レベルに変換を行う。このよう
にして、コモン電極に供給される信号が形成される。
【００２６】図３（Ａ）は、その１を示す。ｉ番目のコ
モンラインに印加されるコモン信号Ｖｇｉは、該当する
行選択時間の間“１”となり、引続く１行選択時間の間
“０”となる。その他の行選択時間においては、行選択
時間中一部において“１”となり、残りの時間“０”と
なる。
モンラインに印加されるコモン信号Ｖｇｉは、該当する
行選択時間の間“１”となり、引続く１行選択時間の間
“０”となる。その他の行選択時間においては、行選択
時間中一部において“１”となり、残りの時間“０”と
なる。
【００２７】図３（Ａ）中段に示すｊ番目のセグメント
ラインに印加されるセグメント信号Ｖｓｊは、図１（Ｂ
）下段に示した実効出力信号と同等のものである。
ラインに印加されるセグメント信号Ｖｓｊは、図１（Ｂ
）下段に示した実効出力信号と同等のものである。
【００２８】このようなコモン信号がトランジスタのゲ
ートに印加され、セグメント信号がソースに印加される
と、該当する行選択時間において、コモン信号が立上が
ると共にトランジスタは開き、セグメント信号をトラン
ジスタのドレインに接続されたピクセル電極に印加する
。したがってピクセル電圧はセグメント信号の電圧と同
じ変化を示す。すなわち、初めバイアス電圧をとり、次
に画像信号の電圧となる。該当する行選択時間が終了す
ると、次の行選択時間の間コモン信号Ｖｇｉは“０”と
なり、トランジスタはオフする。したがって、ピクセル
に蓄積された画像信号の電圧はそのまま保持される。
ートに印加され、セグメント信号がソースに印加される
と、該当する行選択時間において、コモン信号が立上が
ると共にトランジスタは開き、セグメント信号をトラン
ジスタのドレインに接続されたピクセル電極に印加する
。したがってピクセル電圧はセグメント信号の電圧と同
じ変化を示す。すなわち、初めバイアス電圧をとり、次
に画像信号の電圧となる。該当する行選択時間が終了す
ると、次の行選択時間の間コモン信号Ｖｇｉは“０”と
なり、トランジスタはオフする。したがって、ピクセル
に蓄積された画像信号の電圧はそのまま保持される。
【００２９】次の行選択時間となると、セグメント信号
がバイアス電圧となる期間、コモン信号が“１”となる
。したがって、ピクセルは繰返しバイアス信号に充電さ
れる。フレームが代わるとセグメント信号、従ってピク
セル電圧の極性が反転する。
がバイアス電圧となる期間、コモン信号が“１”となる
。したがって、ピクセルは繰返しバイアス信号に充電さ
れる。フレームが代わるとセグメント信号、従ってピク
セル電圧の極性が反転する。
【００３０】ソース線の数が４００本であり、画像信号
が保持される時間が図３（Ａ）に示すように１．５行選
択時間長の場合、ピクセルに印加される信号電圧の２乗
平均は以下のようになる。
が保持される時間が図３（Ａ）に示すように１．５行選
択時間長の場合、ピクセルに印加される信号電圧の２乗
平均は以下のようになる。
【００３１】
Ｖｉｊ＝｛（１．５／４００）＊（ビデオ電圧）２ ＋
（３９８．５／４００）＊（バイアス電圧）２ ｝１／
２ ビデオ電圧は暗状態に対応する０Ｖから、最も明る
い状態に対応する最大電圧、たとえば２０Ｖまで変化す
る。 バイアス電圧は、液晶の閾値電圧にわずかに及ばない値
、たとえば１Ｖとする。この時、最も明るい状態に対応
して、 Ｖｉｊ（ＯＮ）＝｛（１．５／４００）＊（２０）２
＋（３９８．５／４００）＊（１）２ ｝１／２ ＝１
．５８Ｖ。
（３９８．５／４００）＊（バイアス電圧）２ ｝１／
２ ビデオ電圧は暗状態に対応する０Ｖから、最も明る
い状態に対応する最大電圧、たとえば２０Ｖまで変化す
る。 バイアス電圧は、液晶の閾値電圧にわずかに及ばない値
、たとえば１Ｖとする。この時、最も明るい状態に対応
して、 Ｖｉｊ（ＯＮ）＝｛（１．５／４００）＊（２０）２
＋（３９８．５／４００）＊（１）２ ｝１／２ ＝１
．５８Ｖ。
【００３２】また、最も暗い状態に対応して、Ｖｉｊ（
ＯＦＦ）＝｛（１．５／４００）＊（０）２ ＋（３９
８．５／４００）＊（バイアス電圧）２ ｝１／２ ＝
｛（３９８．５／４００）＊（１）２ ｝１／２ ≒１
Ｖ。
ＯＦＦ）＝｛（１．５／４００）＊（０）２ ＋（３９
８．５／４００）＊（バイアス電圧）２ ｝１／２ ＝
｛（３９８．５／４００）＊（１）２ ｝１／２ ≒１
Ｖ。
【００３３】したがって、Ｖｉｊ（ＯＮ）／Ｖｉｊ（Ｏ
ＦＦ）＝１．５８となる。図３（Ｂ）は、画像信号の印
加される時間をより長くした場合の信号波形を示す。上
段がｉ番目コモン信号Ｖｇｉを示し、中段がｉ番目セグ
メント信号Ｖｓｊを示し、下段がピクセル電圧Ｖｉｊを
示す。この構成においては、該当する行選択時間の後、
行選択時間の３倍分コモン信号が“０”に保持される。 このため、画像信号は一旦ピクセルに蓄積された後、引
続く３行選択時間保持され続ける。該当行選択時間にお
ける半分の蓄積時間と加算し、全体として３．５行選択
時間の間、画像信号が保持される。その他の点は図３（
Ａ）の場合と同様である。
ＦＦ）＝１．５８となる。図３（Ｂ）は、画像信号の印
加される時間をより長くした場合の信号波形を示す。上
段がｉ番目コモン信号Ｖｇｉを示し、中段がｉ番目セグ
メント信号Ｖｓｊを示し、下段がピクセル電圧Ｖｉｊを
示す。この構成においては、該当する行選択時間の後、
行選択時間の３倍分コモン信号が“０”に保持される。 このため、画像信号は一旦ピクセルに蓄積された後、引
続く３行選択時間保持され続ける。該当行選択時間にお
ける半分の蓄積時間と加算し、全体として３．５行選択
時間の間、画像信号が保持される。その他の点は図３（
Ａ）の場合と同様である。
【００３４】この場合、ピクセルに印加されるピクセル
電圧の２乗平均は以下のようになる。
電圧の２乗平均は以下のようになる。
【００３５】
Ｖｉｊ＝｛（３．５／４００）＊（ビデオ信号）２ ＋
（３９６．５／４００）＊（バイアス電圧）２ ｝１／
２ 前述の場合と同様、ビデオ信号は最も暗い状態に対
応する“０”から、最も明るい状態に対応する最大電圧
、たとえば２０Ｖまで変化するとする。また、バイアス
電圧は閾値電極よりもわかずか下に、たとえば１Ｖに選
ぶ。 この時、 Ｖｉｊ（ＯＮ）＝｛（３．５／４００）＊（２０）２
＋（３９６．５／４００）＊（１）２ ｝１／２ ≒２
．１１Ｖ、 Ｖｉｊ（ＯＦＦ）＝｛（３．５／４００）＊（０）２
＋（３９６．５／４００）＊（１）２ ｝１／２ ≒１
Ｖ、Ｖｉｊ（ＯＮ）／Ｖｉｊ（ＯＦＦ）＝２．１１とな
る。一般に、オフ状態に対応する２乗平均電圧と、オン
状態に対応する２乗平均電圧の比が１．５以上ある場合
、望ましい駆動を実現することができる。従って、上述
の２つの場合において共に十分なコントラストを有する
表示を行なうことができる。
（３９６．５／４００）＊（バイアス電圧）２ ｝１／
２ 前述の場合と同様、ビデオ信号は最も暗い状態に対
応する“０”から、最も明るい状態に対応する最大電圧
、たとえば２０Ｖまで変化するとする。また、バイアス
電圧は閾値電極よりもわかずか下に、たとえば１Ｖに選
ぶ。 この時、 Ｖｉｊ（ＯＮ）＝｛（３．５／４００）＊（２０）２
＋（３９６．５／４００）＊（１）２ ｝１／２ ≒２
．１１Ｖ、 Ｖｉｊ（ＯＦＦ）＝｛（３．５／４００）＊（０）２
＋（３９６．５／４００）＊（１）２ ｝１／２ ≒１
Ｖ、Ｖｉｊ（ＯＮ）／Ｖｉｊ（ＯＦＦ）＝２．１１とな
る。一般に、オフ状態に対応する２乗平均電圧と、オン
状態に対応する２乗平均電圧の比が１．５以上ある場合
、望ましい駆動を実現することができる。従って、上述
の２つの場合において共に十分なコントラストを有する
表示を行なうことができる。
【００３６】一方、蓄積した画像電圧の減衰は、画像信
号の保持時間に伴って変化する。液晶のリークによる放
電回路が形成されると考え、その時定数をｔｒｃとする
と、ピクセル電圧の変化ΔＶは、以下のように表わせる
。
号の保持時間に伴って変化する。液晶のリークによる放
電回路が形成されると考え、その時定数をｔｒｃとする
と、ピクセル電圧の変化ΔＶは、以下のように表わせる
。
【００３７】
ΔＶ＝−Ｖｌｃ＊｛１−ｅｘｐ（−ｔ／ｔｒｃ）｝ここ
で、ｔｒｃ＝５０ｍｓｅｃ、フレーム時間＝２０ｍｓｅ
ｃ、行選択時間＝２０ｍｓｅｃ／４００＝５０μｓｅｃ
とすると、従来技術の場合には、 Ｖｌｃ＝−Ｖｌｃ＊｛１−ｅｘｐ（−２０ｍｓｅｃ
／５０ｍｓｅｃ）｝ ≒−Ｖｌｃ＊０．
３２となる。すなわち、約−３２％の減衰が生じる。
で、ｔｒｃ＝５０ｍｓｅｃ、フレーム時間＝２０ｍｓｅ
ｃ、行選択時間＝２０ｍｓｅｃ／４００＝５０μｓｅｃ
とすると、従来技術の場合には、 Ｖｌｃ＝−Ｖｌｃ＊｛１−ｅｘｐ（−２０ｍｓｅｃ
／５０ｍｓｅｃ）｝ ≒−Ｖｌｃ＊０．
３２となる。すなわち、約−３２％の減衰が生じる。
【００３８】図３（Ａ）の場合には、画像信号の減衰が
生じるのは、１．５行選択時間の間のみである。すなわ
ち、約７５μｓｅｃの間のみ減衰が生じる。
生じるのは、１．５行選択時間の間のみである。すなわ
ち、約７５μｓｅｃの間のみ減衰が生じる。
【００３９】
ΔＶｌｃ＝−Ｖｌｃ＊｛１−ｅｘｐ（−７５μｓｅ
ｃ／５０ｍｓｅｃ）｝ ≒−Ｖｌｃ
＊０．００１４となる。すなわち、減衰は約−０．１４
％のみである。
ｃ／５０ｍｓｅｃ）｝ ≒−Ｖｌｃ
＊０．００１４となる。すなわち、減衰は約−０．１４
％のみである。
【００４０】図３（Ｂ）の場合には、減衰は３．５行選
択時間の間、すなわち約１７５μｓｅｃの間生じる。
択時間の間、すなわち約１７５μｓｅｃの間生じる。
【００４１】
ΔＶｌｃ＝−Ｖｌｃ＊｛１−ｅｘｐ（−１７５μｓ
ｅｃ／５０ｍｓｅｃ）｝ ≒−Ｖｌ
ｃ＊０．００３４となる。すなわわち減衰は約−０．３
４％である。
ｅｃ／５０ｍｓｅｃ）｝ ≒−Ｖｌ
ｃ＊０．００３４となる。すなわわち減衰は約−０．３
４％である。
【００４２】このように、画像信号を保持する時間を制
限することより、液晶の導電性に基く画像信号電圧の減
衰をほとんど問題なくすることができる。たとえ、液晶
パネルの温度が上昇し、導電性が上昇したり、パネル内
の不均一性が増加した場合にも、画像電圧の減衰が問題
となることは少ない。
限することより、液晶の導電性に基く画像信号電圧の減
衰をほとんど問題なくすることができる。たとえ、液晶
パネルの温度が上昇し、導電性が上昇したり、パネル内
の不均一性が増加した場合にも、画像電圧の減衰が問題
となることは少ない。
【００４３】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組合わせ等が可能なことは当業者に
自明であろう。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
液晶材料の導電性に基く液晶表示の不均一性を低減する
ことができる。
液晶材料の導電性に基く液晶表示の不均一性を低減する
ことができる。
【００４５】広い表示画面の場合にも均質な表示を実現
することができる。
することができる。
【図１】本発明の実施例によるアクティブマトリクス液
晶表示装置のセグメント駆動回路を説明する図である。 図１（Ａ）はセグメント駆動回路のブロック図、図１（
Ｂ）はその要部における信号波形を示す。
晶表示装置のセグメント駆動回路を説明する図である。 図１（Ａ）はセグメント駆動回路のブロック図、図１（
Ｂ）はその要部における信号波形を示す。
【図２】従来の技術によるアクティブマトリクスＬＣＤ
を示す。図２（Ａ）は回路構成を示すブロック図、図２
（Ｂ）はその要部における信号波形を示す。
を示す。図２（Ａ）は回路構成を示すブロック図、図２
（Ｂ）はその要部における信号波形を示す。
【図３】本発明の実施例における信号波形を示す。図３
（Ａ）、（Ｂ）は、それぞれコモン信号、セグメント信
号、ピクセル電圧の波形を示す。
（Ａ）、（Ｂ）は、それぞれコモン信号、セグメント信
号、ピクセル電圧の波形を示す。
【図４】図３のコモン信号を発生することのできるコモ
ン駆動回路のブロック図である。
ン駆動回路のブロック図である。
１ セグメント駆動回路
２ アナログスイッチ
５ シフトレジスト
６ ラインメモリ
７ 変換回路
５１ 表示面
５２、５３ 駆動回路
５６ ソース
５７ ドレイン
Ｔ トランジスタ
ＰＸ ピクセル
Claims (3)
- 【請求項１】 マトリクス状に配置され、各々がスイ
ッチ用薄膜トランジスタを備えた多数の液晶ピクセルと
、同一行に配置された液晶ピクセルのスイッチ用薄膜ト
ランジスタのゲートに行選択信号を印加するコモン駆動
回路と、同一列に配置された液晶ピクセルのスイッチ用
薄膜トランジスタのソースに画像信号と一定のバイアス
信号を選択的に印加するセグメント駆動回路とを有する
アクティブマトリクス液晶表示装置。 - 【請求項２】 前記行選択信号は、該当する行選択時
間の間“１”をとり、その後少なくとも１行選択時間長
“０”をとり、その後各行選択時間の中で一部“１”、
一部“０”をとる請求項１記載のアクティブマトリクス
液晶表示装置。 - 【請求項３】 アクティブマトリクス液晶表示装置用
のセグメント駆動回路であって、液晶ピクセルのセグメ
ント電極に接続された出力と、画像信号源に接続された
第１入力と、一定電位のバイアスに接続された第２入力
と、前記出力を第１入力と第２入力とに交互に接続する
制御部とを含むセグメント駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14184591A JP2641340B2 (ja) | 1991-06-13 | 1991-06-13 | アクティブマトリクス液晶表示装置 |
| US07/893,382 US5455598A (en) | 1991-06-13 | 1992-06-04 | Liquid crystal display with active matrix |
| EP92109871A EP0526713B1 (en) | 1991-06-13 | 1992-06-11 | Liquid crystal display with active matrix |
| DE69218849T DE69218849T2 (de) | 1991-06-13 | 1992-06-11 | Flüssigkristallanzeigegerät mit aktiver Matrix |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14184591A JP2641340B2 (ja) | 1991-06-13 | 1991-06-13 | アクティブマトリクス液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04366891A true JPH04366891A (ja) | 1992-12-18 |
| JP2641340B2 JP2641340B2 (ja) | 1997-08-13 |
Family
ID=15301500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14184591A Expired - Lifetime JP2641340B2 (ja) | 1991-06-13 | 1991-06-13 | アクティブマトリクス液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5455598A (ja) |
| EP (1) | EP0526713B1 (ja) |
| JP (1) | JP2641340B2 (ja) |
| DE (1) | DE69218849T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574475A (en) * | 1993-10-18 | 1996-11-12 | Crystal Semiconductor Corporation | Signal driver circuit for liquid crystal displays |
| US5703617A (en) * | 1993-10-18 | 1997-12-30 | Crystal Semiconductor | Signal driver circuit for liquid crystal displays |
| JP3438190B2 (ja) * | 1994-03-14 | 2003-08-18 | 株式会社日立製作所 | Ｔｆｔディスプレイ装置 |
| US5952789A (en) * | 1997-04-14 | 1999-09-14 | Sarnoff Corporation | Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor |
| CA2273734A1 (en) * | 1998-07-08 | 2000-01-08 | Robert D. Ross | Vending machine display |
| JP5073935B2 (ja) * | 2005-10-06 | 2012-11-14 | オンセミコンダクター・トレーディング・リミテッド | シリアルデータ入力システム |
| KR20090006198A (ko) * | 2006-04-19 | 2009-01-14 | 이그니스 이노베이션 인크. | 능동형 디스플레이를 위한 안정적 구동 방식 |
| US8593450B2 (en) | 2010-12-22 | 2013-11-26 | Apple Inc. | Relay driving of conductive segments in displays |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109994A (en) * | 1980-12-26 | 1982-07-08 | Citizen Watch Co Ltd | Display panel |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2118346B (en) * | 1982-04-01 | 1985-07-24 | Standard Telephones Cables Ltd | Scanning liquid crystal display cells |
| GB2175725B (en) * | 1985-04-04 | 1989-10-25 | Seikosha Kk | Improvements in or relating to electro-optical display devices |
| JPH0677186B2 (ja) * | 1985-11-27 | 1994-09-28 | 日本電気株式会社 | 薄膜デコ−ダ積層型液晶表示装置 |
| JPH0652938B2 (ja) * | 1986-01-28 | 1994-07-06 | 株式会社精工舎 | 液晶表示装置 |
| US4901066A (en) * | 1986-12-16 | 1990-02-13 | Matsushita Electric Industrial Co., Ltd. | Method of driving an optical modulation device |
| JPS63278033A (ja) * | 1987-05-08 | 1988-11-15 | Seikosha Co Ltd | マトリクス型液晶光学装置の駆動方法 |
| US4845482A (en) * | 1987-10-30 | 1989-07-04 | International Business Machines Corporation | Method for eliminating crosstalk in a thin film transistor/liquid crystal display |
-
1991
- 1991-06-13 JP JP14184591A patent/JP2641340B2/ja not_active Expired - Lifetime
-
1992
- 1992-06-04 US US07/893,382 patent/US5455598A/en not_active Expired - Fee Related
- 1992-06-11 EP EP92109871A patent/EP0526713B1/en not_active Expired - Lifetime
- 1992-06-11 DE DE69218849T patent/DE69218849T2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109994A (en) * | 1980-12-26 | 1982-07-08 | Citizen Watch Co Ltd | Display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0526713A3 (en) | 1993-09-01 |
| DE69218849T2 (de) | 1997-11-06 |
| EP0526713A2 (en) | 1993-02-10 |
| JP2641340B2 (ja) | 1997-08-13 |
| EP0526713B1 (en) | 1997-04-09 |
| DE69218849D1 (de) | 1997-05-15 |
| US5455598A (en) | 1995-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940057A (en) | Method and apparatus for eliminating crosstalk in active matrix liquid crystal displays | |
| EP0809838B1 (en) | Matrix display devices | |
| US7148870B2 (en) | Flat-panel display device | |
| US6600472B1 (en) | Liquid crystal display device | |
| KR100561946B1 (ko) | 액정표시장치 및 그 구동방법 | |
| KR100803707B1 (ko) | 액정표시장치 | |
| JPH03105312A (ja) | 液晶表示装置のための制御回路 | |
| US20090146938A1 (en) | Display device | |
| US5990877A (en) | Driving circuit of an active matrix liquid crystal display | |
| CN102498509A (zh) | 像素电路和显示装置 | |
| JP3914639B2 (ja) | 液晶表示装置 | |
| US7358949B2 (en) | Liquid crystal display device pixel and drive circuit | |
| JPH04366891A (ja) | アクティブマトリクス液晶表示装置 | |
| JP3128965B2 (ja) | アクティブマトリクス液晶表示装置 | |
| US5673063A (en) | Data line driver for applying brightness signals to a display | |
| JPH10233981A (ja) | ディスプレイ装置及びディスプレイ走査方法 | |
| JP3638737B2 (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JP2005165038A (ja) | 液晶表示装置およびその駆動方法、ゲートドライバ | |
| US6518947B1 (en) | LCD column driving apparatus and method | |
| US20030112211A1 (en) | Active matrix liquid crystal display devices | |
| JPH1164893A (ja) | 液晶表示パネルおよびその駆動方法 | |
| JP2006163222A (ja) | 電気光学装置および電子機器 | |
| KR100218511B1 (ko) | 액정 표시 장치 | |
| JPS63175889A (ja) | アクテイブマトリクス型液晶パネルの駆動方法 | |
| JP2001282209A (ja) | アクティブマトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970325 |