JPH04367231A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜半導体装置に関し
、とくに絶縁基板上に単結晶半導体層が島状に形成され
て成る薄膜トランジスタの製造方法に関する。

【０００２】

【従来の技術】薄膜トランジスタはラッチアップフリー
であり、寄生容量が小さく処理スピードが早いという特
徴がある。特に半導体層が約１０００Å以下の薄膜トラ
ンジスタでは、電流駆動能力が大きいなどの特徴がある
ため、半導体関連業者により精力的に研究開発が行なわ
れてきた。

【０００３】また近年、アクティブマトリックス・ディ
スプレイの大容量化にともない、画素部のスイッチング
素子ばかりでなく周辺駆動回路もモノリシックに作り込
めるデバイス技術が嘱望されているが、このような技術
として単結晶半導体による高性能な薄膜トランジスタが
要請されている。

【０００４】

【発明が解決しようとする課題】しかるに従来、上記の
薄膜トランジスタにおいて、ソース、ドレインを構成す
る高濃度不純物領域をイオン注入で作成する場合、バル
ク半導体に形成されたトランジスタの工程に較べて、イ
オン注入でアモルファス化した高濃度不純物領域の熱処
理による再結晶化が困難であるという問題点があった。

【０００５】さらに、前記アクティブマトリックス・デ
ィスプレイへの応用に対しては、熱応力による基板の破
壊回避や基板コストの低減などの要請から、製造プロセ
スの低温化が望まれていたが、製造プロセスの低温化に
よりますます前記熱処理による再結晶化が困難となって
いた。

【０００６】これは、バルク半導体においては、結晶性
の回復が高濃度不純物領域の下面および側面のイオン注
入を受けていない結晶領域の原子配列情報により、固相
エピタキシーが生じて達成されるのに対し、薄膜トラン
ジスタでは半導体層の膜厚が極めて薄いため、結晶性の
回復が、チャネル部と接する高濃度不純物領域の断面積
の小さな側面の、イオン注入を受けていない結晶領域の
原子配列情報によりおこなわれるため、結晶回復に非常
な時間を要するためである。

【０００７】このため、前記結晶領域から遠い部分では
、自発的に結晶核が生成し成長するため、多くの場合、
注入した不純物が粒界に大量に偏析した多結晶となって
しまい、ソース、ドレインの抵抗値が大きくなったり、
少数キャリアに対するブロッキング能力が低下して、リ
ーク電流の増加をきたしたりするという問題があった。

【０００８】とくに低温プロセスでは、前記固相エピタ
キシーによる結晶性の回復速度が遅いため、単結晶とし
て回復する部分は、チャネル部と高濃度不純物領域との
接合部の近傍に限られ、その他は多結晶領域として残っ
てしまった。

【０００９】このため、前記多結晶領域で生成した少数
キャリアが、前記単結晶として回復した領域を拡散電流
として通過し、リーク電流を増加させることになった。

【００１０】あるいは、ソース、ドレイン電極の金属電
極が前記多結晶の粒界を通して高濃度不純物領域内に拡
散し、前記拡散した金属から熱放出された少数キャリア
が、前記単結晶として回復した領域を拡散電流として通
過し、これもまたリーク電流を増加させることになった
。

【００１１】さらに、前記のような金属電極の拡散は、
ソース、ドレイン電極の表面性を劣化させたり、断線を
誘発する原因となったりした。

【００１２】また、ソース、ドレイン部の多結晶化によ
り前記ソース、ドレインの抵抗値が大きくなり、薄膜ト
ランジスタの電流駆動能力が十分に上がらないという問
題も生じていた。

【００１３】

【発明の目的】上記のような課題に鑑み、本発明の目的
は、イオン注入により形成されたソース、ドレインの高
濃度不純物領域の再結晶化を速やかに行わせることで、
作製プロセス上安定で、ソース、ドレインの抵抗値が小
さく、またソース、ドレイン間のリーク電流が小さな薄
膜トランジスタ等の薄膜半導体装置を提供することであ
る。

【００１４】

【課題を解決するための手段】本発明は、上述した課題
を解決するための手段として、絶縁基板上に島状に形成
された単結晶半導体へ、不純物原子をイオン注入し、そ
の後熱処理することにより、前記単結晶半導体の膜厚全
体にソース、ドレイン領域を形成する薄膜半導体装置の
製造方法において、前記ソース、ドレインを囲む前記島
状単結晶の側面を含む一定領域を除いて、前記イオン注
入を行うことを特徴とする薄膜半導体装置の製造方法を
提供するものである。

【００１５】また、前記イオン注入をしない、ソース、
ドレインを囲む前記島状単結晶の側面を含む一定領域と
、イオン注入が施される領域との界面の形状が、凹凸形
状であることを特徴とし、また、前記ソース、ドレイン
を囲む前記島状単結晶の側面の一定領域とチャネル領域
が、前記イオン注入が施される阻止領域により隔てられ
ていることを特徴とし、また、前記イオン注入が施され
る領域により、前記ソース、ドレインを囲む前記島状単
結晶の側面の一定領域とチャネル領域が隔てられる距離
が、前記イオン注入が施される領域が、その後の活性化
処理により有する少数キャリアの拡散長より大きいこと
を特徴とする薄膜半導体装置の製造方法を手段とするも
のである。

【００１６】

【作用】本発明の半導体装置の構成によれば、イオン注
入したアモルファス領域は、結晶領域に囲まれているた
め、ドレイン領域およびソース領域を熱処理によって再
結晶化させた場合、四方から再結晶化し、従来より短時
間で再結晶化することができる。

【００１７】これは、再結晶化速度は時間に対してほぼ
一定であるので、アモルファス領域が、結晶領域と一方
向とでしか接触していない、従来の構造では、熱処理時
間の１乗でしかアモルファス領域が減少しないのに対し
て、本発明の手段によれば、アモルファス状態で残って
いる領域の面積は、熱処理時間の２乗で減少するからで
ある。

【００１８】また、熱処理中に前記アモルファス領域の
中に多数の結晶核が発生し、多結晶領域が成長するのは
、一種の熟成時間を経てからであり、かつ前記アモルフ
ァス状態で残っている領域の面積に比例するので、前記
アモルファス領域を結晶化する時間が短いほど、多結晶
領域が前記結晶領域中に成長する確率は飛躍的に減少す
る。

【００１９】このように、本発明による再結晶化の手法
によれば、熱処理時間を大幅に短縮出来、ドレイン領域
およびソース領域の結晶性は飛躍的に向上する。

【００２０】また、イオン注入したアモルファス領域を
凹凸形状とし、イオン注入しない結晶領域との接触面積
を大きくすることにより、さらに熱処理時間を短縮出来
る。また、不純物が高濃度にイオン注入されるアモルフ
ァス領域を、チャネル領域と接する部分において、チャ
ネル幅方向にのびて島状の半導体層側面まで達し、前記
結晶領域と前記チャネル領域とが直接接しないように、
阻止領域を形成することにより、熱生成電流によるソー
ス、ドレイン間のリーク電流を低減することができる。

【００２１】また阻止領域の幅は、前記イオン注入が施
される領域が、その後の活性化処理により有する少数キ
ャリアの拡散長より大きくすることが必要である。

【００２２】これにより、ソース、ドレイン領域を構成
する高濃度不純物領域と前記結晶領域との接合部の前記
空乏層で生じた熱生成電流は、前記高濃度不純物領域と
前記阻止領域により結晶領域内に閉じ込められ消滅する
。

【００２３】上記したように、本発明によれば、リーク
電流が少なく、結晶性が良好で抵抗値が十分小さく、薄
膜トランジスタの製造プロセスにおいても安定なソース
、ドレイン領域を構成することができる。

【００２４】（実施態様例１）以下、本発明の実施態様
例について説明する。図１（ａ）は、本発明の半導体装
置として、薄膜トランジスタの概略構造を示す模式的斜
視図である。同図において、１１０は絶縁基板、１２０
は島状に形成された半導体層、１２１と１２２はそれぞ
れソースまたはドレイン領域、１２３はチャネル領域、
１３０はゲート絶縁層、１４０はゲート電極である。

【００２５】絶縁基板１１０には、溶融石英ガラス等の
ガラス基板あるいはサファイアなどの結晶性絶縁基板が
用いられ、半導体層１２０にはＳｉ、ＳｉＣ、ＳｉＧｅ
、ＧａＡｓ、ＣｄＳ、ＣｄＳｅなどが用いられる。

【００２６】図１（ｂ）は、前記ドレイン領域もしくは
ソース領域の詳細図で、１２２−１は不純物がイオン注
入されアモルファス化したアモルファス領域、１２２−
２は前記イオン注入の際、レジストによって被覆され不
純物イオンが到達しなかった結晶領域である。

【００２７】このような状態のドレイン領域およびソー
ス領域を熱処理によって再結晶化させると、アモルファ
ス領域１２２−１は結晶領域１２２−２に囲まれている
ため四方から再結晶化し、再結晶化速度は時間に対して
ほぼ一定であるので、アモルファス状態で残っている領
域の面積は熱処理時間の２乗で減少する。一方、従来の
再結晶の手法では、アモルファス領域１２２−１は結晶
領域１２２−２と一方向とでしか接触していないので、
熱処理時間の１乗でしか減少しない。

【００２８】また、熱処理中に、前記アモルファス領域
の中に多数の結晶核が発生し多結晶領域が成長するのは
、一種の熟成時間を経てからであり、かつ前記アモルフ
ァス状態で残っている領域の面積に比例するので、前記
アモルファス領域を結晶化する時間が短いほど、多結晶
領域が前記結晶領域中に成長する確率は飛躍的に減少す
る。

【００２９】このように、本発明による再結晶化の手法
によれば、熱処理時間を大幅に短縮出来、ドレイン領域
およびソース領域の結晶性は飛躍的に向上する。

【００３０】（実施態様例２）図２には、本発明の別の
実施形態を示すソースまたはドレイン部の模式的斜視図
である。本実施態様例では、結晶領域２２２−２は櫛歯
状の凹凸形状とされ、アモルファス領域２２２−１との
接触面積は、実施態様例１よりも大きくなっている。こ
のため、さらに前述した熱処理時間を短縮することがで
きる。

【００３１】図１および図２に示された実施形態におい
ては、熱処理後アモルファス領域１２２−１、２２２−
１が結晶化した高濃度不純物領域１２２−１、２２２−
１と、前記高濃度不純物領域をかこむ結晶領域１２２−
２、２２２−２の接合によって、主に前記結晶領域に空
乏層がひろがっている。この空乏層においては、正孔と
電子が熱的に生成し、一方の電荷は高濃度不純物領域１
２２−１、２２２−１に吸収され、もう一方の電荷は拡
散によってチャネル領域へと移動し、熱生成電流を構成
する。

【００３２】（実施態様例３）図３には、前記熱生成電
流によるソース、ドレイン間のリーク電流を低減するた
めの本発明の別の実施形態を示す。

【００３３】この実施形態においては、不純物が高濃度
にイオン注入されるアモルファス領域３２２−１は、チ
ャネル領域と接する部分においてチャネル幅方向にのび
て島状の半導体層３２０の側面まで達し、前記結晶領域
３２２−２と前記チャネル領域３２３とが直接接しない
ようになっている。

【００３４】このようなソース、ドレイン領域を熱処理
し結晶化して本発明による薄膜トランジスタを得るが、
前記ソース、ドレイン領域を構成する高濃度不純物領域
３２２−１のうち、前記結晶領域３２２−２と前記チャ
ネル領域３２３とが直接接しないように突き出した部分
を、以下、阻止領域３２２−３と呼ぶ。

【００３５】ソース、ドレイン領域を構成する高濃度不
純物領域と前記結晶領域との接合部の前記空乏層で生じ
た熱生成電流は、前記高濃度不純物領域３２２−１と前
記阻止領域３２２−３により前記結晶領域３２２−２内
に閉じ込められ、消滅する。このとき、前記熱生成電流
を有効に閉じ込め消滅させるためには、前記阻止領域の
幅３２２−４が十分広い必要がある。より具体的には、
前記阻止領域３２２−３にはドレイン電圧により空乏層
が広がっているが、残った中性領域の部分が少数キャリ
アの拡散長より十分長い必要がある。

【００３６】したがって、必要な阻止領域の幅３２２−
４は、薄膜トランジスタの動作条件により異なるが、前
記阻止領域の不純物濃度が１０２０ｃｍ−３程度で、ド
レイン電圧が数十Ｖ以下である動作条件の場合には、阻
止領域の幅３２２−４はおおむね０．５〜３μｍである
ことが望ましい。

【００３７】上記したように、図３の実施形態では、リ
ーク電流が少なく、結晶性が良好で抵抗値が十分小さく
、薄膜トランジスタの製造プロセスにおいても安定なソ
ース、ドレイン領域を構成することができる。

【００３８】

【実施例】

（実施例１）以下、図１を参照しながら、本発明の実施
例について、製造工程に従って説明する。

【００３９】まず、シリコンウエハ表面に多量の酸素イ
オンを打ち込んで絶縁層をウエハ内に形成し、シリコン
ウエハ上にＳＯＩ構造を作成する手法（ＳＩＭＯＸ）で
得られた膜厚約２０００Åのシリコン薄膜を、犠牲酸化
とエッチングを繰り返すことにより薄層化し、その膜厚
を約３００Åとした。

【００４０】その後、半導体層を長さ１０μｍ、幅６μ
ｍの島状に分離し、ついで通常のｎ−ＭＯＳプロセスに
より図１（ａ）に示すような構造の薄膜トランジスタを
形成した。

【００４１】このとき、ソース、ドレイン領域には、図
１（ｂ）に示すように周辺の一定の領域（結晶領域１２
２−２）を残して、ＲＰが２００Å、ドーズ量が３×１
０１５ｃｍ−２となるようにリン・イオンを注入した。 また注入後のアニールは、窒素雰囲気中８５０℃で、約
１時間行った。

【００４２】前記結晶領域の幅は１μｍ、イオン注入を
行なったアモルファス領域１２２−１の長さは３μｍ、
幅は４μｍであった（試料Ａ）。

【００４３】また、比較用試料として、ソース、ドレイ
ン領域全体にイオン注入を行ない、前記結晶領域１２２
−２を有しない薄膜トランジスタも同一工程にて作成し
た（試料Ｂ）。

【００４４】試料Ａと試料Ｂのチャネル長とチャネル幅
はそれぞれ２μｍと４μｍで、ソース、ドレイン電極は
、アルミニウムで形成した。

【００４５】断面ＴＥＭ観察の結果、試料Ａのソース、
ドレイン領域は、中央のごく一部分を除いて単結晶であ
ったのに対して、試料Ｂではチャネル部と接する１μｍ
ほどの領域を除いてほとんどの部分が多結晶状態で、粒
界に電極金属の拡散が認められた。

【００４６】また、ゲート電圧０Ｖ、ドレイン電圧３Ｖ
のときのリーク電流は、試料Ａでは３×１０−１３　Ａ
、試料Ｂでは２×１０−１２Ａであった。

【００４７】また、前記薄膜トランジスタの形成時に同
時に作成されたソース、ドレインのモニター・パッドの
シート抵抗を測定したところ、試料Ａでは３００Ω／□
、試料Ｂでは５Ω／□であった。

【００４８】（実施例２）他の実施例として、ソース、
ドレイン領域の構成を、図３に示す様な阻止領域を有す
る形状とし、それ以外は、実施例１の試料Ａと同じ薄膜
トランジスタを作成した（試料Ｃ）。

【００４９】阻止領域の幅３２２−４は、約１．５μｍ
とした。

【００５０】断面ＴＥＭ観察の結果、本実施例の試料Ｃ
のソース、ドレイン領域は、中央の一部分を除いて単結
晶であった。

【００５１】また、ゲート電圧０Ｖ、ドレイン電圧３Ｖ
のときのリーク電流は８×１０−１４Ａで、試料Ａより
約１桁小さかった。

【００５２】

【発明の効果】以上説明した様に、本発明の半導体装置
の製造方法によれば、イオン注入したアモルファス領域
は、結晶領域に囲まれているため、ドレイン領域および
ソース領域を熱処理によって再結晶化させた場合、四方
から再結晶化し、従来より短時間で再結晶化することが
できる。

【００５３】また、前記アモルファス領域を結晶化する
時間が短いほど、多結晶領域が前記結晶領域中に成長す
る確率は飛躍的に減少する。

【００５４】このように、本発明による再結晶化の手法
によれば、熱処理時間を大幅に短縮でき、ドレイン領域
およびソース領域の結晶性は飛躍的に向上する。

【００５５】また、イオン注入したアモルファス領域を
凹凸形状とし、イオン注入しない結晶領域との接触面積
を大きくすることにより、さらに熱処理時間を短縮でき
る。また、前記結晶領域と前記チャネル領域とが直接接
しないように、阻止領域を形成することにより、熱生成
電流によるソース、ドレイン間のリーク電流を低減する
ことができる。

【００５６】また阻止領域の幅は、前記イオン注入が施
される領域が、その後の活性化処理により有する少数キ
ャリアの拡散長より大きくすることにより、ソース、ド
レイン領域を構成する高濃度不純物領域と結晶領域との
接合部の空乏層で生じた熱生成電流は、高濃度不純物領
域と阻止領域により結晶領域内に閉じ込められ、消滅す
る。

【００５７】上記したように、本発明によれば、ソース
、ドレイン間のリーク電流が少なく、結晶性が良好で、
ソース、ドレイン部の抵抗値が十分小さく、製造プロセ
スにおいても安定な、薄膜半導体装置の製造方法を実現
できる効果が得られる。

【図面の簡単な説明】

【図１】本発明による薄膜トランジスタの製造方法の第
１の実施形態を説明する図。

【図２】本発明による薄膜トランジスタの製造方法の第
２の実施形態を説明する図。

【図３】本発明による薄膜トランジスタの製造方法の第
３の実施形態を説明する図。

【符号の説明】

１１０　　　　絶縁基板 １２０，２２０，３２０　　　　島状の半導体層（島状
単結晶） １２１　　　　ソース領域 １２２　　　　ドレイン領域 １２２−１，２２２−１，３２２−１　　　　アモルフ
ァス領域（不純物をイオン注入した領域）、（結晶化し
た高濃度不純物領域） １２２−２，２２２−１，３２２−１　　　　結晶領域
（不純物をイオン注入しない領域） １２３，３２３　　　　チャネル領域 ３２２−３　　　　生成電流の阻止領域３２２−４　　
　　阻止領域の幅

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　絶縁基板上に島状に形成された単結晶
   半導体へ、不純物原子をイオン注入し、その後熱処理す
   ることにより、前記単結晶半導体の膜厚全体にソース、
   ドレイン領域を形成する薄膜半導体装置の製造方法にお
   いて、前記ソース、ドレインを囲む前記島状単結晶の側
   面を含む一定領域を除いて、前記イオン注入を行うこと
   を特徴とする薄膜半導体装置の製造方法。
2. 【請求項２】　　前記イオン注入をしない、ソース、ド
   レインを囲む前記島状単結晶の側面を含む一定領域と、
   イオン注入が施される領域との界面の形状が、凹凸形状
   であることを特徴とする請求項１に記載の薄膜半導体装
   置の製造方法。
3. 【請求項３】　　前記ソース、ドレインを囲む前記島状
   単結晶の側面の一定領域とチャネル領域が、前記イオン
   注入が施される阻止領域により隔てられていることを特
   徴とする請求項１に記載の薄膜半導体装置の製造方法。
4. 【請求項４】　　前記イオン注入が施される領域により
   、前記ソース、ドレインを囲む前記島状単結晶の側面の
   一定領域とチャネル領域が隔てられる距離が、前記イオ
   ン注入が施される領域が、その後の活性化処理により有
   する少数キャリアの拡散長より大きいことを特徴とする
   請求項３に記載の薄膜半導体装置の製造方法。