JPH043676A - データ信号復調装置 - Google Patents

データ信号復調装置

Info

Publication number
JPH043676A
JPH043676A JP2105603A JP10560390A JPH043676A JP H043676 A JPH043676 A JP H043676A JP 2105603 A JP2105603 A JP 2105603A JP 10560390 A JP10560390 A JP 10560390A JP H043676 A JPH043676 A JP H043676A
Authority
JP
Japan
Prior art keywords
circuit
signal
change point
output
dpsk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2105603A
Other languages
English (en)
Other versions
JP3026580B2 (ja
Inventor
Koichi Sato
公一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pentax Corp
Original Assignee
Asahi Kogaku Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kogaku Kogyo Co Ltd filed Critical Asahi Kogaku Kogyo Co Ltd
Priority to JP2105603A priority Critical patent/JP3026580B2/ja
Priority to US07/685,673 priority patent/US5287197A/en
Priority to DE4112876A priority patent/DE4112876A1/de
Priority to GB9108585A priority patent/GB2243272B/en
Priority to FR9104914A priority patent/FR2661302B1/fr
Publication of JPH043676A publication Critical patent/JPH043676A/ja
Application granted granted Critical
Publication of JP3026580B2 publication Critical patent/JP3026580B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野1 本発明はビデオフロッピー再生装置に用いて好適なデー
タ信号復調装置に関する。
[従来の技術] 第4図は、特願平1−76324号として本出願人が先
に提案した従来のデータ信号復調装置の一例の構成を示
すブロック図である。
モータ1により回転されるテ゛イスク2がヘッド3によ
り再生きれる。ヘッド3より出力された再生信号はプリ
アンプ4により増幅され、バイパスフィルタ(HPF)
5、ローパスフィルタ(L P F )8、同調アンプ
10に、それぞれ入力される。
バイパスフィルタ5は入力信号からFM輝度信号成分を
分離する。バイパスフィルタ5により分+*きれたFM
輝度信号は信号処理回路6に入力され、復調、処理され
た後、エンコーダ7に出力される。同様に、ローパスフ
ィルタ8により分離されたFM色信号が信号処理回路9
に入力され、復調、処理され、エンコーダ7に出力され
る。エンコーダ7は輝度信号と色信号を加算して、複合
映像信号として図示せぬ回路に出力する。
一方、同調・アンプ10は、入力信号のうち、DPSK
信号周波数成分に同調し、これを分離し、増幅する。同
調アンプ10の出力(第5図B)はエンベロープ検波回
路11に入力され、そのエンベロープが検波される。D
PSK信号は、例えばデータが4Hごとに変化している
ような場合には、水平同期信号(第5図A)と比較して
明かなように、4H毎にその位相が変化するので、その
エンベロープも、4H毎に変化する。この変化点が変化
点検出回路12により検出される。変化点検出回路12
の検出出力(第5図C)は復調データ生成回路13に入
力される。復調データ生成回路13は、例えばフリップ
フロップからなり、変化点検出回路12の出力によりト
リガされる。その結果、変化点が発生する毎に位相が反
転するDPSK復調データ(第5図D)が復調データ生
成回路13により生成される。
信号処理回路6の出力は、同期分離回路14に入力され
、同期分離回路14は垂直同期信号を分離する。モノマ
ルチバイブレーク15はこの垂直同期信号によりトリガ
され、リセットパルスを発生する。復調データ生成回路
13を構成するフリップフロップはこのリセットパルス
によりリセットされる。
[発明が解決しようとする課題1 従来の装置はこのように、D P S K (8号のエ
ンベロープの変化点を検出し、変化点に対応してフリッ
プフロップをトリガして、DPSK復調データを生成す
るようにしていた。その結果、DPSK信号(第5図E
)にドロップアウトがあると、このドロップアウトに対
応する変化点が検出され(第5図F)、誤った復調が行
なわれる問題点があった(第5図G)。
本発明はこのような状況に鑑みてなされたもので、ドロ
ップアウトに影響されずに、DPSK信号を正しく復調
することができるようにするものである。
[課題を解決するための手段] 本発明のデータ信号復調装置は、入力信号からDPSK
信号を分離するDPSK分離回路と、DPSK分離回路
の出力のエンベロープを検波するエンベロープ検波回路
と、エンベロープ検波回路の出力の変化点を検出する変
化点検出回路と、変化点検出回路の出力に対応してDP
SK(8号の復調データを生成する復調データ生成回路
と、DPSK信号のドロップアウトを検出するドロップ
アウト検出回路と、ドロップアウト検出回路の出力に対
応して、変化点検出回路の出力の復調データ生成回路へ
の供給をゲートするゲート回路とを備えることを特(数
とする。
[作用] 上記構成のデータ信号復調装置においては、DPSK信
号のドロップアウトにより発生した変化点の復調データ
生成回路への供給がゲート回路により禁止きれる。
従って、ドロップアウトに影響きれずにDPSK信号を
復調することができる。
[実施例] 第1図は本発明の一データ信号復調装置の一実施例の構
成を示すブロック図であり、第4図における場合と対応
する部分には同一の符号を付してあり・ 繰り返しにな
るので、その説明は適宜省略する。
本実施例においては、信号処理回路6が分離、出力する
映像信号(輝度信号)から、同期分離回路14により分
離された垂直同期信号か、モノマルチバイブレータ15
をトリガするとともに、マイクロコンピュータ等よりな
る制御回路25にも供給されている。また、同期分離回
路14により分離された水平同期信号が抵抗21とコン
デンサ22により積分され、2つのシュミット回路23
゜24により波形整形された後、制御回路25に供給さ
れている。
また、プリアンプ4の出力がドロップアウト検出回路2
6に入力され、ドロップアウトが検出され、その検出出
力に対応してモノマルチバイブレータ27がトリガされ
、ゲートパルスを発生するようになっている。このゲー
トパルスはノアゲート32(ゲート回路)に印加されて
いる。変化点検出回路12の出力は、抵抗29、コンデ
ンサ30゜およびシュミット回路31よりなる遅延回路
により遅延された後、ノアゲート32に入力されている
。ノアゲート32の出力が復調データ生成回路13に供
給されている。復調データ生成回路13の出力は制御回
路25に供給されている。
その他の構成は第4図における場合と同様である。
次に、第2図のタイミングチャートを参照してその動作
を説明する。
上述したように、変化点検出回路12は同調アンプ10
の出力(第2図B)に実際に位相の変化が発生したとき
、ならびにドロップアウトが発生したとき、変化点検出
出力(第2図C)を発生する。
この変化点検出出力は、抵抗29、コンデンサ30、シ
ュミット回路31よりなる遅延回路により遅延された後
、ノアゲート32に入力される(第2図D)。
ドロップアウト検出回路26は、プリアンプ4より入力
されるDPSK信号のドロップアウトを検出する。ドロ
ップアウト検出回路26のドロップアウト検出信号(第
2図E)に同期して、モノマルチバイブレータ27がト
リガされ、ノアゲート32にゲートパルス(第2図F)
を発生する。
一方、変化点検出回路12の出力(第2図C)が、抵抗
29、コンデンサ30.  およびシュミット回路31
により遅延された後、ノアゲート32に入力される(第
2図D)。
その結果、ノアゲート32は、ドロップアウトによって
生じたトリガパルスを通過ぎせない(第2図G)。復調
データ生成回路13はノアゲート32によりゲートされ
た検出信号に対応してDPSK復調データ(第2図H)
を生成し、制御回路25に出力する。
上述したように、制御回路25に入力されるDPSK復
調信号は抵抗29、コンデンサ3o、シュミット回路3
1よりなる遅延回路により遅延されている。そこで、こ
の復調データを読み取るタイミングも遅延きせるため、
同期分離回路14が出力する水平同期信号は、抵抗21
、コンデンサ22、シュミット回路23よりなる遅延回
路により遅延された後、制御回路25に入力される(第
2図I)。なお、シュミット回路24は極性調整のため
のものである。
次に、第3図を参照して、DPSK復調データの再生動
作についてさらに説明する。
DPSK信号の第1フイールドの第288乃至第32H
の4Hはイニシャルビットとされ、続く第328乃至4
08には、フィールドまたはフレームの識別信号が配置
され、第408乃至第68Hには、トラックナンバーが
配置されている(第3図A、B)。例えば第3図の例で
はDPSK信号(第3図B)の第32H1第44H1第
48H1第56H,には変化点が存在し、この変化点が
検出されて(第3図C)、波形整形される(第3図D)
。この変化点により論理HまたはLに反転する信号(第
3図E、F)が生成される。制御回路25は、連続する
2つの論理の排他的論理和を演算して、DPSK信号を
読み取る。
[発明の効果コ 以上のように、本発明のデータ信号復調装置によれば、
DPSK信号のエンベロープの変化点検出信号の復調デ
ータ生成回路への供給を、ドロップアウト発生時に禁止
するようにしたので、ドロップアウトに影響されずに、
DPSK信号を復調することが可能になる。
【図面の簡単な説明】
第1図は本発明のデータ信号復調装置の一実施例の構成
を示すブロック図、第2図および第3図は第1図の実施
例の動作を説明するタイミングチャート、第4図は従来
のデータ信号復調装置の一例の構成を示すブロック図、
第5図は第4図の例の動作を説明するタイミングチャー
トである。 6.9・・・信号処理回路、10・・・同調アンプ、1
1・・・エンベロープ検波回路、12・・・変化点検出
回路、13・・・復調データ生成回路、14・・・同期
分離回路、25・・・制御回路、26・・・ドロップア
ウト検出回路、32・・・ノアゲート(ゲート回路)。 特許出願人 旭光学工業株式会社

Claims (1)

  1. 【特許請求の範囲】 入力信号からDPSK信号を分離するDPSK分離回路
    と、 前記DPSK分離回路の出力のエンベロープを検波する
    エンベロープ検波回路と、 前記エンベロープ検波回路の出力の変化点を検出する変
    化点検出回路と、 前記変化点検出回路の出力に対応してDPSK信号の復
    調データを生成する復調データ生成回路と、 前記DPSK信号のドロップアウトを検出するドロップ
    アウト検出回路と、 前記ドロップアウト検出回路の出力に対応して、前記変
    化点検出回路の出力の前記復調データ生成回路への供給
    をゲートするゲート回路とを備えることを特徴とするD
    PSK信号復調装置。
JP2105603A 1990-04-20 1990-04-20 データ信号復調装置 Expired - Fee Related JP3026580B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2105603A JP3026580B2 (ja) 1990-04-20 1990-04-20 データ信号復調装置
US07/685,673 US5287197A (en) 1990-04-20 1991-04-16 Signal demodulation device
DE4112876A DE4112876A1 (de) 1990-04-20 1991-04-19 Einrichtung zum demodulieren von signalen
GB9108585A GB2243272B (en) 1990-04-20 1991-04-22 Signal demodulation device
FR9104914A FR2661302B1 (fr) 1990-04-20 1991-04-22 Dispositif de demodulation de signal.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2105603A JP3026580B2 (ja) 1990-04-20 1990-04-20 データ信号復調装置

Publications (2)

Publication Number Publication Date
JPH043676A true JPH043676A (ja) 1992-01-08
JP3026580B2 JP3026580B2 (ja) 2000-03-27

Family

ID=14412080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2105603A Expired - Fee Related JP3026580B2 (ja) 1990-04-20 1990-04-20 データ信号復調装置

Country Status (1)

Country Link
JP (1) JP3026580B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107003A (en) * 1998-01-14 2000-08-22 Mitsui Mining & Smelting Co., Ltd. Method for producing multi-layer printed wiring boards having blind vias
US6240636B1 (en) 1998-04-01 2001-06-05 Mitsui Mining & Smelting Co., Ltd. Method for producing vias in the manufacture of printed circuit boards
US6326559B1 (en) 1998-06-30 2001-12-04 Matsushita Electric Works, Ltd. Multilayer printed wiring board and method for manufacturing same
US6884944B1 (en) 1998-01-14 2005-04-26 Mitsui Mining & Smelting Co., Ltd. Multi-layer printed wiring boards having blind vias
US7415761B2 (en) 1998-09-03 2008-08-26 Ibiden Co., Ltd. Method of manufacturing multilayered circuit board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107003A (en) * 1998-01-14 2000-08-22 Mitsui Mining & Smelting Co., Ltd. Method for producing multi-layer printed wiring boards having blind vias
US6884944B1 (en) 1998-01-14 2005-04-26 Mitsui Mining & Smelting Co., Ltd. Multi-layer printed wiring boards having blind vias
US6240636B1 (en) 1998-04-01 2001-06-05 Mitsui Mining & Smelting Co., Ltd. Method for producing vias in the manufacture of printed circuit boards
US6326559B1 (en) 1998-06-30 2001-12-04 Matsushita Electric Works, Ltd. Multilayer printed wiring board and method for manufacturing same
US6671949B2 (en) 1998-06-30 2004-01-06 Matsushita Electric Works, Ltd. Multilayer printed wiring board and method for manufacturing same
US7415761B2 (en) 1998-09-03 2008-08-26 Ibiden Co., Ltd. Method of manufacturing multilayered circuit board
US7832098B2 (en) 1998-09-03 2010-11-16 Ibiden Co., Ltd. Method of manufacturing a multilayered printed circuit board
US8148643B2 (en) 1998-09-03 2012-04-03 Ibiden Co., Ltd. Multilayered printed circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
JP3026580B2 (ja) 2000-03-27

Similar Documents

Publication Publication Date Title
JPH043676A (ja) データ信号復調装置
JP2933350B2 (ja) データ信号復調装置
JPH0813096B2 (ja) 同期分離回路
JPH043677A (ja) データ信号復調装置
JP2894785B2 (ja) データ信号復調装置
JPS62154886A (ja) 復調装置
JP2933349B2 (ja) データ信号復調装置
US5287197A (en) Signal demodulation device
JP3495771B2 (ja) 映像信号処理装置
JPS61158283A (ja) 時間軸補正装置
JPH0763190B2 (ja) ビデオ信号処理装置
JPH0741264Y2 (ja) 映像信号処理回路
JPS5827594Y2 (ja) 磁気録画再生装置
JP2637511B2 (ja) 情報信号復調装置
JP3348308B2 (ja) フレーム同期信号分離回路
JP2685643B2 (ja) 同期信号選択回路
JP2546590B2 (ja) 同期信号抽出回路
JPS5864604A (ja) ドロツプアウト補償装置
JPS62276981A (ja) ビデオ信号の再生機
JPS58219892A (ja) バ−ストゲ−トパルス発生回路
JPH01248886A (ja) 再生信号処理回路
JPH0342557B2 (ja)
JPH0522735A (ja) バースト分離回路
JPH06295531A (ja) ドロップアウト検出装置
JPS63182983A (ja) ドロツプアウト補償装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees