JPH04368122A - 半導体素子のイオン注入方法 - Google Patents
半導体素子のイオン注入方法Info
- Publication number
- JPH04368122A JPH04368122A JP14454691A JP14454691A JPH04368122A JP H04368122 A JPH04368122 A JP H04368122A JP 14454691 A JP14454691 A JP 14454691A JP 14454691 A JP14454691 A JP 14454691A JP H04368122 A JPH04368122 A JP H04368122A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- ion
- uniformity
- thin film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造方法
、更に詳しくは半導体基板へのイオン注入方法に関する
。
、更に詳しくは半導体基板へのイオン注入方法に関する
。
【０００２】
【従来の技術】化合物半導体、なかでもＧａＡｓはＳｉ
に比べて優れた物理的性質を持っているため、現在ＬＳ
Ｉ化の研究が活発に行われている。このＧａＡｓＬＳＩ
を製作するプロセスの内で主要な技術であるイオン注入
技術は、均一性・再現性に優れていることから広く用い
られている。このイオン注入技術に求められている課題
は、大きくは （１） ＦＥＴ（電界効果トランジスタ）のＶｔｈ（
閾値電圧）の面内均一性向上 （２） ＦＥＴのＶｔｈ（閾値電圧）の再現性向上（
３） ＦＥＴのＶｔｈ（閾値電圧）の歩留まり向上の
３点である。
に比べて優れた物理的性質を持っているため、現在ＬＳ
Ｉ化の研究が活発に行われている。このＧａＡｓＬＳＩ
を製作するプロセスの内で主要な技術であるイオン注入
技術は、均一性・再現性に優れていることから広く用い
られている。このイオン注入技術に求められている課題
は、大きくは （１） ＦＥＴ（電界効果トランジスタ）のＶｔｈ（
閾値電圧）の面内均一性向上 （２） ＦＥＴのＶｔｈ（閾値電圧）の再現性向上（
３） ＦＥＴのＶｔｈ（閾値電圧）の歩留まり向上の
３点である。
【０００３】これらの課題はイオン注入装置の性能に依
存する所が大きい。図５にイオン注入時のイオンビーム
と半導体基板との位置関係を示す。現在用いられている
一般的な角度スキャン方式のイオン注入装置では、半導
体基板位置でのイオンビームの平行度が良くなく（３イ
ンチ基板内で±１．５°《図５のΔ》程度）、注入の入
射角度差に起因したチャネリングによるＶｔｈの分布（
片流れ分布；例えばＪ．Ｋａｓａｈａｒａ ｅｔ
ａｌ，“ＴＨＥ ＥＦＦＥＣＴ ＯＦ ＣＨＡＮ
ＮＥＬＩＮＧ ＯＮ ＴＨＥ ＬＳＩ−ＧＲＡＤ
Ｅ ＵＮＩＦＯＲＭＩＴＹ ＯＦＧａＡｓ−ＦＥＴ
ｓ ＢＹ ＩＯＮ ＩＭＰＬＡＮＴＡＴＩＯＮ”
，ＧａＡｓＩＣ Ｓｙｍｐｏｓｉｕｍ，ｐ，３７．１
９８５）が生じる、という問題点があった。更に、通常
イオン注入の時はＧａＡｓ表面に直接レジストを塗布し
てイオン注入する。ベア注入を行うが、イオン注入用マ
スクとなるレジストの塗布・剥離工程は様々な薬品を使
用するため、ＧａＡｓ表面が不純物で汚染され、均一性
・再現性が劣化する、という問題点もある。
存する所が大きい。図５にイオン注入時のイオンビーム
と半導体基板との位置関係を示す。現在用いられている
一般的な角度スキャン方式のイオン注入装置では、半導
体基板位置でのイオンビームの平行度が良くなく（３イ
ンチ基板内で±１．５°《図５のΔ》程度）、注入の入
射角度差に起因したチャネリングによるＶｔｈの分布（
片流れ分布；例えばＪ．Ｋａｓａｈａｒａ ｅｔ
ａｌ，“ＴＨＥ ＥＦＦＥＣＴ ＯＦ ＣＨＡＮ
ＮＥＬＩＮＧ ＯＮ ＴＨＥ ＬＳＩ−ＧＲＡＤ
Ｅ ＵＮＩＦＯＲＭＩＴＹ ＯＦＧａＡｓ−ＦＥＴ
ｓ ＢＹ ＩＯＮ ＩＭＰＬＡＮＴＡＴＩＯＮ”
，ＧａＡｓＩＣ Ｓｙｍｐｏｓｉｕｍ，ｐ，３７．１
９８５）が生じる、という問題点があった。更に、通常
イオン注入の時はＧａＡｓ表面に直接レジストを塗布し
てイオン注入する。ベア注入を行うが、イオン注入用マ
スクとなるレジストの塗布・剥離工程は様々な薬品を使
用するため、ＧａＡｓ表面が不純物で汚染され、均一性
・再現性が劣化する、という問題点もある。
【０００４】このチャネリングの面内分布を改善するた
めの方法の一つとして、薄膜を通してイオン注入するス
ルー注入が挙げられる。この方法は、薄膜内でイオンを
散乱させることによりイオンの入射角度差を是正し、均
一なイオン注入を行うものである。また、ＧａＡｓ表面
が薄膜で保護されているため、ＧａＡｓ表面の汚染に関
する問題もなくなる。
めの方法の一つとして、薄膜を通してイオン注入するス
ルー注入が挙げられる。この方法は、薄膜内でイオンを
散乱させることによりイオンの入射角度差を是正し、均
一なイオン注入を行うものである。また、ＧａＡｓ表面
が薄膜で保護されているため、ＧａＡｓ表面の汚染に関
する問題もなくなる。
【０００５】
【発明が解決しようとする課題】前述のように、スルー
・イオン注入ではＧａＡｓ表面の汚染に関する問題はな
くなる。また、薄膜中でイオンが散乱されるため、チャ
ネリングも起こりにくい。しかし、薄膜を通してのスル
ー・イオン注入では膜厚・膜質の変化が注入分布に直接
影響を与える不安定性が懸念される。例えば、膜厚の均
一性・再現性が±５％とした時の触れ幅を表１に示す。
・イオン注入ではＧａＡｓ表面の汚染に関する問題はな
くなる。また、薄膜中でイオンが散乱されるため、チャ
ネリングも起こりにくい。しかし、薄膜を通してのスル
ー・イオン注入では膜厚・膜質の変化が注入分布に直接
影響を与える不安定性が懸念される。例えば、膜厚の均
一性・再現性が±５％とした時の触れ幅を表１に示す。
【０００６】
【表１】
【０００７】チャネリングを防止するために必要な薄膜
の膜厚はイオン注入条件によって異なるが、１０００Å
以上は必要である。仮に完全に均一なイオン注入が行え
ても、±５０Åはイオン注入層の膜厚がばらつくことに
なる。ここで、高性能ＦＥＴのイオン注入層の膜厚は〜
１０００Åであり、またＶｔｈ（イオン注入層の膜厚）
２ に比例して変化する事から、Ｖｔｈのばらつきは±
１０％（１．０５２≒１．１０）変化することになる。 実際にはイオン注入のばらつきも加わるため、Ｖｔｈの
ばらつきはさらに大きくなり、実用上不十分な値しか得
られない。
の膜厚はイオン注入条件によって異なるが、１０００Å
以上は必要である。仮に完全に均一なイオン注入が行え
ても、±５０Åはイオン注入層の膜厚がばらつくことに
なる。ここで、高性能ＦＥＴのイオン注入層の膜厚は〜
１０００Åであり、またＶｔｈ（イオン注入層の膜厚）
２ に比例して変化する事から、Ｖｔｈのばらつきは±
１０％（１．０５２≒１．１０）変化することになる。 実際にはイオン注入のばらつきも加わるため、Ｖｔｈの
ばらつきはさらに大きくなり、実用上不十分な値しか得
られない。
【０００８】従って、スルー注入を実用化するためには
、出来るだけ薄い膜厚でチャネリングを防止する必要が
ある。
、出来るだけ薄い膜厚でチャネリングを防止する必要が
ある。
【０００９】
【課題を解決するための手段】本発明は上記の点を鑑み
、膜厚（好ましくは１００Å以下）を形成した半導体基
板に、平行スキャン方式でスキャンされるイオン注入装
置によりイオン注入する事により、性能の優れた半導体
素子を均一性・再現性良く形成する方法を提供すること
をその目的とする。
、膜厚（好ましくは１００Å以下）を形成した半導体基
板に、平行スキャン方式でスキャンされるイオン注入装
置によりイオン注入する事により、性能の優れた半導体
素子を均一性・再現性良く形成する方法を提供すること
をその目的とする。
【００１０】
【作用】最近、イオンビームの平行度が改善された（３
インチ基板内で±０．３％以下）平行スキャン型イオン
注入装置が開発されている。発明者は、平行スキャン型
イオン注入装置によるスルー注入がこれらの問題点の解
決に有効ではないかと考えた。即ち、角度差が小さいた
め元々チャネリングが起こりにくく、薄膜の厚さは薄く
してもチャネリングの防止に充分な効果が有ることが予
想される。以下に結果を示す。
インチ基板内で±０．３％以下）平行スキャン型イオン
注入装置が開発されている。発明者は、平行スキャン型
イオン注入装置によるスルー注入がこれらの問題点の解
決に有効ではないかと考えた。即ち、角度差が小さいた
め元々チャネリングが起こりにくく、薄膜の厚さは薄く
してもチャネリングの防止に充分な効果が有ることが予
想される。以下に結果を示す。
【００１１】ここではチルト角φ，及びイオン注入時の
ターゲット・ホルダの回転数Ｒをパラメータとした。半
導体基板は３インチの半絶縁性ＧａＡｓ基板を用い、表
面にプラズマＣＶＤ（ｐ−ＣＶＤ）により窒化ケイ素膜
（ＳｉＮｘ）を１００Å堆積し、２８Ｓｉ＋ を３０ｋ
ｅＶ １×１０１３［ｃｍ−２ ］ でイオン注入し
た。均一性の評価は熱波測定（内富ら「熱内測定による
ＧａＡｓイオン注入層評価」信学技報ＥＤ８７−１３７
ｐ．１９）により行った。結果を図６に示す。
ターゲット・ホルダの回転数Ｒをパラメータとした。半
導体基板は３インチの半絶縁性ＧａＡｓ基板を用い、表
面にプラズマＣＶＤ（ｐ−ＣＶＤ）により窒化ケイ素膜
（ＳｉＮｘ）を１００Å堆積し、２８Ｓｉ＋ を３０ｋ
ｅＶ １×１０１３［ｃｍ−２ ］ でイオン注入し
た。均一性の評価は熱波測定（内富ら「熱内測定による
ＧａＡｓイオン注入層評価」信学技報ＥＤ８７−１３７
ｐ．１９）により行った。結果を図６に示す。
【００１２】均一性はチルト角θ，方位角φ，回転数Ｒ
のいずれにも依存する。この依存性はＧａＡｓ結晶が持
っているチャネルに起因すると考えられ、変化する幅が
０．３〜０．５％と小さい（『ベア注入＋角度スキャン
型イオン注入装置』による同様の実験では、３〜１２％
で変動する［水谷ら「イオン注入におけるＧａＡｓウエ
ハー面方位の最適化」１９９０春季応物学会２９Ｐ−Ｄ
−１］）。結局、チルト角θ＝１０°，方位角φ＝２０
°で最良の均一性０．３％が得られた。この値は『スル
ー注入＋角度スキャン型イオン注入装置』での最良値〜
１％を凌ぐ。
のいずれにも依存する。この依存性はＧａＡｓ結晶が持
っているチャネルに起因すると考えられ、変化する幅が
０．３〜０．５％と小さい（『ベア注入＋角度スキャン
型イオン注入装置』による同様の実験では、３〜１２％
で変動する［水谷ら「イオン注入におけるＧａＡｓウエ
ハー面方位の最適化」１９９０春季応物学会２９Ｐ−Ｄ
−１］）。結局、チルト角θ＝１０°，方位角φ＝２０
°で最良の均一性０．３％が得られた。この値は『スル
ー注入＋角度スキャン型イオン注入装置』での最良値〜
１％を凌ぐ。
【００１３】
【実施例】以下、本発明の実施例について説明する。
【００１４】（実施例１）図１において、１は半絶縁性
ＧａＡｓ基板、２はｐ−ＣＶＤにより形成した厚さ１０
０ÅのＳｉＮｘである。平行スキャン型イオン注入装置
により２８Ｓｉ＋ を３０ｋｅＶ １×１０１３［ｃ
ｍ−２］イオン注入した。チルト角θは１０°，方位角
φは２０°である。この時、均一性は０．３％であった
。
ＧａＡｓ基板、２はｐ−ＣＶＤにより形成した厚さ１０
０ÅのＳｉＮｘである。平行スキャン型イオン注入装置
により２８Ｓｉ＋ を３０ｋｅＶ １×１０１３［ｃ
ｍ−２］イオン注入した。チルト角θは１０°，方位角
φは２０°である。この時、均一性は０．３％であった
。
【００１５】（実施例２）図２は図１と同じ条件にて、
ＦＥＴを形成するための選択イオン注入を行てる所の模
式図である。３は選択イオン注入された領域を示してい
る。実施例２のイオン注入部は実施例１と本質的な違い
が無いため、同程度の均一性が得られる。 （実施例３）図３において、４は蒸着された金属薄膜で
ある。本実施例ではＴｉである。図４はＴｉのイオン注
入素子能を示す（半導体基板の消衰係数を測定すること
によりイオン注入で導入されたダメージを評価したグラ
フ。イオン注入前の消衰係数は０．３５程度）。〜４０
０ÅのＴｉはＧａＡｓへのイオン侵入をほぼ完全に止め
てしまうことが解る。この図から、Ｔｉの膜厚は４０Å
に設定した。薄膜として金属を用いると、イオン注入に
よるｃｈａｒｇｅ ｕｐも防止することが出来るため
、より均一性が向上する（特開平２−２２８１７号参照
）。
ＦＥＴを形成するための選択イオン注入を行てる所の模
式図である。３は選択イオン注入された領域を示してい
る。実施例２のイオン注入部は実施例１と本質的な違い
が無いため、同程度の均一性が得られる。 （実施例３）図３において、４は蒸着された金属薄膜で
ある。本実施例ではＴｉである。図４はＴｉのイオン注
入素子能を示す（半導体基板の消衰係数を測定すること
によりイオン注入で導入されたダメージを評価したグラ
フ。イオン注入前の消衰係数は０．３５程度）。〜４０
０ÅのＴｉはＧａＡｓへのイオン侵入をほぼ完全に止め
てしまうことが解る。この図から、Ｔｉの膜厚は４０Å
に設定した。薄膜として金属を用いると、イオン注入に
よるｃｈａｒｇｅ ｕｐも防止することが出来るため
、より均一性が向上する（特開平２−２２８１７号参照
）。
【００１６】以上、いずれの実施例においても０．３％
以下の均一性が得られることが解った。これは従来のス
ルー・イオン注入では得られなかった良好な値である。
以下の均一性が得られることが解った。これは従来のス
ルー・イオン注入では得られなかった良好な値である。
【００１７】
【発明の効果】以上詳細に説明したように、本発明によ
る半導体基板へのイオン注入方法を用いる事により、従
来のイオン注入方法に比べて均一なイオン注入が行える
。
る半導体基板へのイオン注入方法を用いる事により、従
来のイオン注入方法に比べて均一なイオン注入が行える
。
【００１８】また、スルー注入用薄膜の厚さを薄くでき
るので、低エネルギーイオン注入による注入層の高濃度
・薄層化も行えるため、形成される半導体素子の特性は
高性能である。
るので、低エネルギーイオン注入による注入層の高濃度
・薄層化も行えるため、形成される半導体素子の特性は
高性能である。
【図１】本発明の一実施例を説明するための図である。
【図２】本発明の一実施例を説明するための図である。
【図３】本発明の一実施例を説明するための図である。
【図４】Ｔｉ薄膜の膜厚に対するイオン注入阻止能を示
す図である。
す図である。
【図５】イオン注入時のイオンビームと半導体基板との
位置関係を示す図である。
位置関係を示す図である。
【図６】チルト角，方位角，イオン注入時のターゲット
・ホルダの回転数をパラメータとした特性図である。
・ホルダの回転数をパラメータとした特性図である。
Claims (2)
- 【請求項１】 半導体基板にイオン注入する際に、イ
オンビームが平行スキャン方式でスキャンされるイオン
注入装置を用いることを特徴とする半導体素子の製造方
法において、イオン注入する半導体基板の表面に薄膜が
形成されていることを特徴とする半導体素子のイオン注
入方法。 - 【請求項２】 上記薄膜の膜厚が１００Å以下である
ことを特徴とする半導体素子のイオン注入方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14454691A JPH04368122A (ja) | 1991-06-17 | 1991-06-17 | 半導体素子のイオン注入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14454691A JPH04368122A (ja) | 1991-06-17 | 1991-06-17 | 半導体素子のイオン注入方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04368122A true JPH04368122A (ja) | 1992-12-21 |
Family
ID=15364814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14454691A Pending JPH04368122A (ja) | 1991-06-17 | 1991-06-17 | 半導体素子のイオン注入方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04368122A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004517469A (ja) * | 2000-10-30 | 2004-06-10 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | 非平行なイオンビームで行う複モードのイオン注入 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295626A (ja) * | 1985-06-24 | 1986-12-26 | Sumitomo Electric Ind Ltd | 化合物半導体結晶のイオン注入方法 |
| JPH01157047A (ja) * | 1987-09-30 | 1989-06-20 | Ulvac Corp | 静電掃引型イオン注入機用平行掃引装置 |
| JPH01281721A (ja) * | 1988-05-09 | 1989-11-13 | Sumitomo Electric Ind Ltd | 化合物半導体ウエハの汚染防止方法 |
| JPH02170436A (ja) * | 1988-12-22 | 1990-07-02 | Nec Corp | 半導体装置の製造方法 |
| JPH02260360A (ja) * | 1989-03-31 | 1990-10-23 | Ulvac Corp | イオン注入装置 |
| JPH0322539A (ja) * | 1989-06-20 | 1991-01-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1991
- 1991-06-17 JP JP14454691A patent/JPH04368122A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295626A (ja) * | 1985-06-24 | 1986-12-26 | Sumitomo Electric Ind Ltd | 化合物半導体結晶のイオン注入方法 |
| JPH01157047A (ja) * | 1987-09-30 | 1989-06-20 | Ulvac Corp | 静電掃引型イオン注入機用平行掃引装置 |
| JPH01281721A (ja) * | 1988-05-09 | 1989-11-13 | Sumitomo Electric Ind Ltd | 化合物半導体ウエハの汚染防止方法 |
| JPH02170436A (ja) * | 1988-12-22 | 1990-07-02 | Nec Corp | 半導体装置の製造方法 |
| JPH02260360A (ja) * | 1989-03-31 | 1990-10-23 | Ulvac Corp | イオン注入装置 |
| JPH0322539A (ja) * | 1989-06-20 | 1991-01-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004517469A (ja) * | 2000-10-30 | 2004-06-10 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | 非平行なイオンビームで行う複モードのイオン注入 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663643A (en) | Semiconductor device and process for producing the same | |
| KR940007451B1 (ko) | 박막트랜지스터 제조방법 | |
| US4149904A (en) | Method for forming ion-implanted self-aligned gate structure by controlled ion scattering | |
| US4144101A (en) | Process for providing self-aligned doping regions by ion-implantation and lift-off | |
| JPH07153961A (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| US4505023A (en) | Method of making a planar INP insulated gate field transistor by a virtual self-aligned process | |
| JP3145851B2 (ja) | 半導体基板及び半導体装置 | |
| JPS61220424A (ja) | 半導体装置の製造方法 | |
| JPH09320978A (ja) | イオン注入方法 | |
| JPH04368122A (ja) | 半導体素子のイオン注入方法 | |
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6596568B1 (en) | Thin film transistor and fabricating method thereof | |
| JP3555805B2 (ja) | 化合物半導体装置 | |
| JP2798045B2 (ja) | 電界効果トランジスタのしきい値電圧制御方法 | |
| JPS58145168A (ja) | 半導体装置 | |
| Hattori et al. | Noise reduction of pHEMTs with plasmaless SiN passivation by catalytic CVD | |
| JPH03175678A (ja) | 半導体装置の製造方法 | |
| JPS62274621A (ja) | イオン注入方法 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| JPH02222547A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JP3480500B2 (ja) | 半導体素子形成方法 | |
| JP2726730B2 (ja) | 電界効果トランジスタの製法 | |
| JPS5851509A (ja) | 半導体装置の製造方法 | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| LAM et al. | Lateral seeding of silicon-on-insulator[Final Report, 1 Jul.- 31 Dec. 1981] |