JPH04368130A - 接合用バンプ形成方法 - Google Patents
接合用バンプ形成方法Info
- Publication number
- JPH04368130A JPH04368130A JP14454591A JP14454591A JPH04368130A JP H04368130 A JPH04368130 A JP H04368130A JP 14454591 A JP14454591 A JP 14454591A JP 14454591 A JP14454591 A JP 14454591A JP H04368130 A JPH04368130 A JP H04368130A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- bonding
- semiconductor element
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、接合用バンプの形成方
法に関し、特にフリップチップボンディングによるプリ
ント基板、セラミック配線板等と半導体素子との接合に
使用される半導体素子の接合用バンプの形成方法に関す
る。
法に関し、特にフリップチップボンディングによるプリ
ント基板、セラミック配線板等と半導体素子との接合に
使用される半導体素子の接合用バンプの形成方法に関す
る。
【０００２】
【従来の技術】図５は従来の半導体素子の接合用バンプ
（以下、単にバンプと記す）の平面図である。
（以下、単にバンプと記す）の平面図である。
【０００３】図５に示すように、プリント配線板、ハイ
ブリッド基板等に対してフェイスダウンで半導体素子を
実装し、素子の端子と基板の端子を直接半田、または導
電性接着剤等により接合するフリップチップ実装方法に
おいて、基板との接合のために半導体素子１に設けるバ
ンプ２の平面形状は正方形、長方形または円形である。
ブリッド基板等に対してフェイスダウンで半導体素子を
実装し、素子の端子と基板の端子を直接半田、または導
電性接着剤等により接合するフリップチップ実装方法に
おいて、基板との接合のために半導体素子１に設けるバ
ンプ２の平面形状は正方形、長方形または円形である。
【０００４】
【発明が解決しようとする課題】ところで、半導体素子
１をフリップチップ実装方法により基板に接合する場合
において、半導体素子１個あたりの出力信号数を従来よ
り増加させる場合、また入出力信号数は従来と同数でも
半導体素子の大きさを小さくする場合には素子上のバン
プ２の配列ピッチを小さくすることが必要となる。
１をフリップチップ実装方法により基板に接合する場合
において、半導体素子１個あたりの出力信号数を従来よ
り増加させる場合、また入出力信号数は従来と同数でも
半導体素子の大きさを小さくする場合には素子上のバン
プ２の配列ピッチを小さくすることが必要となる。
【０００５】ところが、バンプ２の形成方法は、半導体
素子１上にめっきレジストマスクを形成しバンプ部分の
開口部を設け、その後めっきによって該開口部位置にバ
ンプ２を形成するものであり、この方法でバンプ２の配
列ピッチを小さくしようとすると次の様な不都合を生ず
る。
素子１上にめっきレジストマスクを形成しバンプ部分の
開口部を設け、その後めっきによって該開口部位置にバ
ンプ２を形成するものであり、この方法でバンプ２の配
列ピッチを小さくしようとすると次の様な不都合を生ず
る。
【０００６】例えば円形バンプを形成する場合、バンプ
ピッチの縮小のためバンプの直径をそのまま縮小すると
バンプ面積も小さくなり、パターンとの接続面積が減少
するため接続強度が減少し、信頼性が低下するという問
題があった。
ピッチの縮小のためバンプの直径をそのまま縮小すると
バンプ面積も小さくなり、パターンとの接続面積が減少
するため接続強度が減少し、信頼性が低下するという問
題があった。
【０００７】また長方形のバンプの場合、配列方向に直
交する方向にバンプの形状を拡大することにより接続面
積が減少することは防止できるが、各々のバンプを形成
するためのレジストマスクのバンプ用孔部間も狭く細長
くなるため、めっき工程においては、レジストマスクを
介したバンプ部のめっき付着性が他の部分に比べて悪く
、めっき形状が不均一になるという問題があった。
交する方向にバンプの形状を拡大することにより接続面
積が減少することは防止できるが、各々のバンプを形成
するためのレジストマスクのバンプ用孔部間も狭く細長
くなるため、めっき工程においては、レジストマスクを
介したバンプ部のめっき付着性が他の部分に比べて悪く
、めっき形状が不均一になるという問題があった。
【０００８】そこで本発明の目的は、半導体素子１個あ
たりの入出力信号数を増やすため、バンプを細長く形成
しようとする場合でも、めっきがバンプ部に確実に付着
する接合用バンプの形成方法を提供することにある。
たりの入出力信号数を増やすため、バンプを細長く形成
しようとする場合でも、めっきがバンプ部に確実に付着
する接合用バンプの形成方法を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に本発明は、半導体素子上に、複数のバンプ用孔部を有
するレジストを形成し、前記レジストの前記バンプ用孔
部にめっきを施して前記半導体素子に複数の接合用バン
プを形成する接合用バンプ形成方法において、前記バン
プ用孔部の全体形状を長円形または楕円形または長方形
の４隅を凸状の４分円とした形状としてなることを特徴
とする。
に本発明は、半導体素子上に、複数のバンプ用孔部を有
するレジストを形成し、前記レジストの前記バンプ用孔
部にめっきを施して前記半導体素子に複数の接合用バン
プを形成する接合用バンプ形成方法において、前記バン
プ用孔部の全体形状を長円形または楕円形または長方形
の４隅を凸状の４分円とした形状としてなることを特徴
とする。
【００１０】
【作用】半導体素子上に、複数のバンプ用孔部を有する
レジストを形成し、前記レジストの前記バンプ用孔部に
めっきを施して前記半導体素子に複数の接合用バンプを
形成する接合用バンプ形成方法において、前記バンプ用
孔部の全体形状を長円形または楕円形または長方形の４
隅を凸状の４分円とした形状としているので、バンプ用
孔部間の狭いレジスト部の縦長方向が、バンプ用孔部を
長方形とした時に比べて短くなり、めっき付着性が優れ
ている。
レジストを形成し、前記レジストの前記バンプ用孔部に
めっきを施して前記半導体素子に複数の接合用バンプを
形成する接合用バンプ形成方法において、前記バンプ用
孔部の全体形状を長円形または楕円形または長方形の４
隅を凸状の４分円とした形状としているので、バンプ用
孔部間の狭いレジスト部の縦長方向が、バンプ用孔部を
長方形とした時に比べて短くなり、めっき付着性が優れ
ている。
【００１１】また、この方法によって形成されるバンプ
は縦長形状であるので、集積化のためにバンプ幅を狭く
しても接合面積の減少は防止でき、接合強度を従来と同
様に確保できる。
は縦長形状であるので、集積化のためにバンプ幅を狭く
しても接合面積の減少は防止でき、接合強度を従来と同
様に確保できる。
【００１２】
【実施例】本発明の一実施例について、図１及び図２を
参照して説明する。図１は本実施例によるバンプ形成用
マスクのバンプ用孔部拡大平面図、図２は図１のバンプ
形成用レジストマスク（以下、単にレジストマスクと記
す）によりバンプを形成した半導体素子の平面図である
。
参照して説明する。図１は本実施例によるバンプ形成用
マスクのバンプ用孔部拡大平面図、図２は図１のバンプ
形成用レジストマスク（以下、単にレジストマスクと記
す）によりバンプを形成した半導体素子の平面図である
。
【００１３】図１に示すように、本実施例においては半
導体素子１に塗布するレジストマスク３のバンプ用孔部
４を、後述するように半導体素子１に形成されるバンプ
５の平面形状がバンプ５の配列方向に直交する方向に長
い長円形となるような形状に形成している。
導体素子１に塗布するレジストマスク３のバンプ用孔部
４を、後述するように半導体素子１に形成されるバンプ
５の平面形状がバンプ５の配列方向に直交する方向に長
い長円形となるような形状に形成している。
【００１４】以上のような形状とすることにより、半導
体素子１に形成されるバンプ５は、図２に示すようにバ
ンプピッチの縮小により配列方向のバンプ幅が減少して
も接合面積の減少が防止でき、接合強度を従来と同様に
確保できる。
体素子１に形成されるバンプ５は、図２に示すようにバ
ンプピッチの縮小により配列方向のバンプ幅が減少して
も接合面積の減少が防止でき、接合強度を従来と同様に
確保できる。
【００１５】また、バンプ用孔部４を長円形に形成して
いるので隅部が曲面であり、バンプ用孔部４，４間のレ
ジストマスク３の狭い部分Ａ部の縦長方向が、バンプ用
孔部４の形状が長方形の時に比べて短くなる。
いるので隅部が曲面であり、バンプ用孔部４，４間のレ
ジストマスク３の狭い部分Ａ部の縦長方向が、バンプ用
孔部４の形状が長方形の時に比べて短くなる。
【００１６】従って、バンプ用孔部４，４間のレジスト
マスク３が狭いことによりバンプ用孔部４内にめっきが
付着しにくく、めっきが不均一となるという問題を解消
でき、洗浄工程を簡素化することが可能になり、より高
密度の接続を実現できる。
マスク３が狭いことによりバンプ用孔部４内にめっきが
付着しにくく、めっきが不均一となるという問題を解消
でき、洗浄工程を簡素化することが可能になり、より高
密度の接続を実現できる。
【００１７】図３及び図４はそれぞれ本発明の他の実施
例によるバンプ形成用マスクのバンプ用孔部拡大平面図
である。
例によるバンプ形成用マスクのバンプ用孔部拡大平面図
である。
【００１８】図３及び図４に示すように、レジストマス
ク３のバンプ用孔部４は、バンプ用孔部４，４間のレジ
ストマスク３の狭い部分を短くする形状であれば、図３
に示す楕円形や或は図４に示す長方形の４隅を４分円に
した形状でも良い。
ク３のバンプ用孔部４は、バンプ用孔部４，４間のレジ
ストマスク３の狭い部分を短くする形状であれば、図３
に示す楕円形や或は図４に示す長方形の４隅を４分円に
した形状でも良い。
【００１９】
【発明の効果】以上説明したように本発明によれば、半
導体素子上に、複数のバンプ用孔部を有するレジストを
形成し、前記レジストの前記バンプ用孔部にめっきを施
して前記半導体素子に複数の接合用バンプを形成する接
合用バンプ形成方法において、前記バンプ用孔部の全体
形状を長円形または楕円形または長方形の４隅を凸状の
４分円とした形状としてなるので、バンプ用孔部間の狭
いレジスト部の縦長方向がバンプ用孔部を長方形とした
時に比べて短くなり、めっき付着性が優れている。この
ため、めっき付着が均一になり、洗浄工程を簡素化でき
、より高密度の接続を実現できる。
導体素子上に、複数のバンプ用孔部を有するレジストを
形成し、前記レジストの前記バンプ用孔部にめっきを施
して前記半導体素子に複数の接合用バンプを形成する接
合用バンプ形成方法において、前記バンプ用孔部の全体
形状を長円形または楕円形または長方形の４隅を凸状の
４分円とした形状としてなるので、バンプ用孔部間の狭
いレジスト部の縦長方向がバンプ用孔部を長方形とした
時に比べて短くなり、めっき付着性が優れている。この
ため、めっき付着が均一になり、洗浄工程を簡素化でき
、より高密度の接続を実現できる。
【００２０】また、この方法によって形成されるバンプ
は縦長形状であるので、集積化のためにバンプ幅を狭く
しても接合面積の減少は防止でき接合強度を従来と同様
に確保できる。
は縦長形状であるので、集積化のためにバンプ幅を狭く
しても接合面積の減少は防止でき接合強度を従来と同様
に確保できる。
【図１】本発明の一実施例によるバンプ形成用マスクの
バンプ用孔部拡大平面図である。
バンプ用孔部拡大平面図である。
【図２】本発明の一実施例によりバンプを形成した半導
体素子の平面図である。
体素子の平面図である。
【図３】本発明の他の実施例によるバンプ形成用マスク
のバンプ用孔部拡大平面図である。
のバンプ用孔部拡大平面図である。
【図４】本発明のさらに他の実施例によるバンプ形成用
マスクのバンプ用孔部拡大平面図である。
マスクのバンプ用孔部拡大平面図である。
【図５】従来例による半導体素子の平面図である。
１ 半導体素子
３ レジスト
４ バンプ用孔部
５ 接合用バンプ
Claims (1)
- 【請求項１】 半導体素子上に、複数のバンプ用孔部
を有するレジストを形成し、前記レジストの前記バンプ
用孔部にめっきを施して前記半導体素子に複数の接合用
バンプを形成する接合用バンプ形成方法において、前記
バンプ用孔部の全体形状を長円形または楕円形または長
方形の４隅を凸状の４分円とした形状としてなることを
特徴とする接合用バンプ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03144545A JP3101000B2 (ja) | 1991-06-17 | 1991-06-17 | 接合用バンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03144545A JP3101000B2 (ja) | 1991-06-17 | 1991-06-17 | 接合用バンプ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04368130A true JPH04368130A (ja) | 1992-12-21 |
| JP3101000B2 JP3101000B2 (ja) | 2000-10-23 |
Family
ID=15364793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03144545A Expired - Fee Related JP3101000B2 (ja) | 1991-06-17 | 1991-06-17 | 接合用バンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3101000B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184581B1 (en) | 1997-11-24 | 2001-02-06 | Delco Electronics Corporation | Solder bump input/output pad for a surface mount circuit device |
-
1991
- 1991-06-17 JP JP03144545A patent/JP3101000B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184581B1 (en) | 1997-11-24 | 2001-02-06 | Delco Electronics Corporation | Solder bump input/output pad for a surface mount circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3101000B2 (ja) | 2000-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229711B1 (en) | Flip-chip mount board and flip-chip mount structure with improved mounting reliability | |
| US5563445A (en) | Semiconductor device | |
| US8232641B2 (en) | Wiring substrate and semiconductor device having connection pads formed in non-solder mask defined structure | |
| KR100608608B1 (ko) | 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법 | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP2702839B2 (ja) | 配線基板の電極構造 | |
| JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| JP2647001B2 (ja) | テープキャリアならびに半導体デバイスの実装構造およびその製造方法 | |
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JPH04368130A (ja) | 接合用バンプ形成方法 | |
| JP3831109B2 (ja) | 半導体パッケージ | |
| CN1979835A (zh) | 使用焊桥型图案的焊剂接合结构 | |
| JP2866465B2 (ja) | 電子部品 | |
| JPH0410635A (ja) | フリップチップ実装方法 | |
| JPH0537146A (ja) | 配線基板 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH09186422A (ja) | 半導体装置 | |
| JP3453900B2 (ja) | フィルムキャリアテープ | |
| JP4854863B2 (ja) | 半導体装置 | |
| KR19990038420A (ko) | 인쇄회로기판의 랜드패턴 | |
| JP3013544B2 (ja) | 混成集積回路装置 | |
| JPH1197571A (ja) | 変換基板及び半導体装置 | |
| JPH05326833A (ja) | 半導体実装基板 | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| JPH04186321A (ja) | 回路の接続構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070818 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |