JPH04368166A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH04368166A
JPH04368166A JP3170581A JP17058191A JPH04368166A JP H04368166 A JPH04368166 A JP H04368166A JP 3170581 A JP3170581 A JP 3170581A JP 17058191 A JP17058191 A JP 17058191A JP H04368166 A JPH04368166 A JP H04368166A
Authority
JP
Japan
Prior art keywords
power supply
plane
ground
ground potential
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3170581A
Other languages
English (en)
Inventor
Tomonori Nishino
西野 友規
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3170581A priority Critical patent/JPH04368166A/ja
Publication of JPH04368166A publication Critical patent/JPH04368166A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
、特に接地電位外部リード又は電源電位外部リードを徒
らに多くすることなく耐ノイズ性を高めることができる
樹脂封止型半導体装置に関する。
【0002】
【従来の技術】図6(A)、(B)は樹脂封止型半導体
装置の従来例を示すもので、(A)は封止樹脂の上半部
(半導体素子よりも上側の部分)を切欠いて示す平面図
、(B)は(A)のB−B線視断面図である。同図にお
いて、aはリードフレームのダイパッドで、該ダイパッ
ドa上に接着剤bを介して半導体素子cが接着されてい
る。dは半導体素子cの電極パッドで、ワイヤfを介し
てリードフレームのリードeの内端部上に接続されてい
る。gは封止樹脂である。
【0003】
【発明が解決しようとする課題】ところで、樹脂封止型
半導体装置においては半導体素子の高集積化、多層配線
化、回路の高速化、多端子化、大チップ化、低電源電圧
化が著しい。そして、入出力信号が同時に複数の端子に
おいてオン/オフ(レベルアップ/レベルダウン)した
とき、電源電圧のバウンスからアースレベル(あるいは
電源電圧レベル)が変動してノイズが生じ、このノイズ
により回路に誤動作が生じるという虞れがあった。これ
は、電源電圧供給経路の例えばアース側の抵抗(インピ
ーダンス)が大きいことが一因である。というのは、I
Cチップ内において、アース電位を伝達するのに用いる
配線膜は薄くなり、幅が狭くなる傾向にあるからである
。そこで、アース電極の数を多くすることが考えられる
。なぜならば、電源電圧のアース側の電位が複数のワイ
ヤ及び複数のアース電極を通してパラレルに伝達される
から電源電圧供給経路のアース側の抵抗(インピーダン
ス)が小さくなり、電源電圧のバウンス及びアースレベ
ルの変動を低減できるからである。
【0004】しかしながら、従来の図6(A)、(B)
に示す構造の樹脂封止型半導体装置によれば、アース電
極を増やすとそれに応じてアース電極とワイヤfを介し
て接続される外部端子となるアースリードeの数も増や
さなければならなくなる。これは樹脂封止型半導体装置
の小型化、高集積化を阻む要因となり、好ましくない。 しかも、かかる多端子化は必然的にワイヤ長を長くする
傾向ももたらし、高速性を犠牲しなければならなくなる
という問題もある。
【0005】本発明はこのような問題点を解決すべく為
されたものであり、耐ノイズ性を多端子化を伴うことな
く高めることを目的とする。
【0006】
【課題を解決するための手段】本発明樹脂封止型半導体
装置は、半導体素子の電源電位電極と接地電位電極のう
ちの一方、例えば接地電位電極の数を複数にし、半導体
素子より外側にリング状電源プレーンを設け、該リング
状電源プレーンと上記一方の各電極、例えば各接地電位
電極との間をワイヤにより接続してなることを特徴とす
る。
【0007】
【実施例】以下、本発明樹脂封止型半導体装置を図示実
施例に従って詳細に説明する。図1(A)、(B)は本
発明樹脂封止型半導体装置の一つの実施例を示すもので
、(A)は断面図、(B)は一部切欠斜視図である。 図2は電源プレーンの斜視図である。
【0008】図面において、1はダイパッドで、平面形
状が矩形状(例えば正方形状)であり、リードフレーム
の状態のときには4つの隅角部にてダイパッド吊りリー
ド1a、1a,1a、1aによりフレームと一体化して
いたものである。尚、図面には1個のダイパッド吊りリ
ード1aのみが現われる。
【0009】上記ダイパッド1には接着剤2により半導
体素子3がダイボンディングされている。4は半導体素
子3の外側に設けられた矩形リング状の電源プレーンで
、例えば銅合金等からなる。該電源プレーン4は本実施
例においては接地電位伝達用中継手段としての役割を担
っている。
【0010】5は電源プレーン4の上面に接着された矩
形リング状の絶縁フィルムで、例えばポリイミドからな
る。該絶縁フィルム5は内周縁部に上方に突出するワイ
ヤ受け突条6が一体に形成されて断面形状がL字状を成
している。このワイヤ受け突条6の内周縁は電源プレー
ン4の内周縁よりも適宜量内側に寄っており、従って、
電源プレーン4のワイヤ受け突条6よりも内側の部分は
露出している(樹脂封止の前の段階では露出していると
いう意味である)。4aは電源プレーン4の該露出部で
ある。尚、図1(B)ではこの電源プレー4の露出部4
aにハッチングを施して解り易くした。
【0011】絶縁フィルム5のワイヤ受け突条6にはダ
イパッド吊りリード1aを逃げる切欠6aが4個のダイ
パッド吊りリード1a、1a、1a、1aに対応して4
個6a、6a、6a、6a形成されている。そして、絶
縁フィルム5の該切欠6a、6a、6a、6aが形成さ
れた部分下は内側に若干延びて電源プレーン4の内側の
上記露出部4aを覆っている。このようにするのは、ダ
イパッド吊りリード1a、1a、1a、1aと電源プレ
ーン4(の露出部4a)との短絡を防止するためである
。5a、5a、5a、5aは絶縁フィルム5のワイヤ受
け突条6の切欠6a、6a、6a、6a部において内側
に延びる部分である。
【0012】7、7、…はリードで、そのうち7eはア
ースリード(VSSリード)である。各リード7、7、
…のインナーリード部分は上記絶縁フィルム5のワイヤ
受け突条6より外側の部分に接着されている。そして、
アースリード(VSSリード)7eを除き全リード7、
7、…が半導体装置のインナーリード部分にて対応する
電極8、8、…に例えば金からなるワイヤ9、9、…を
介して接続されている。
【0013】ところで、アースリード(VSSリード)
7eはそのインナーリード部分がワイヤ9を介して電源
プレーン4の絶縁フィルムから露出した部分4aに接続
されている。そして、半導体素子3の多数ある接地電位
電極8e、8e、…は各々ワイヤ9、9、…を介して電
源プレーン4の露出部分4aに接続されている。10は
封止樹脂である。
【0014】本樹脂封止型半導体装置においては、外部
からアースリード(VSSリード)7eにて接地電位を
受ける。そして、この接地電位はワイヤ9を介して電源
プレーン4に伝達され、そして、該電源プレーン4から
各接地電位電極8e、8e、…にワイヤ9、9、…を介
してパラレルに伝達される。従って、アース電位を供給
する経路の抵抗(インピーダンス)は、1つのアース電
極のみによりアース電位の供給を行っていた従来の場合
に比較して著しく小さくすることができる。
【0015】依って、入出力信号が多数同時にオン/オ
フ(レベルアップ/レベルダウン)することによるアー
スレベルの変動を防止することができるのでノイズの低
減を図ることができ、延いてはノイズによる誤動作を防
止することができる。
【0016】そして、アース電位供給経路のインピーダ
ンス低減のために接地電極8eの数を増やしてもその各
接地電極8e、8e、…には一つの電源プレーン4を中
継手段として接地電位を与えることができるのでアース
リード7eの数は増やすことは必要でない。即ち、リー
ドの数を増やすことなく接地電極数の増加によるノイズ
低減を図ることができるのである。また、接地電極を増
やせるので、その数、位置の選択が任意になり設計の自
由度が高まる。
【0017】また、絶縁フィルム5に設けたワイヤ受け
突条6によりワイヤ9、9、…を受けることができるの
で、ワイヤボンディング時のワイヤ9、9、…のタルミ
、ダレによって半導体素子エッジ、ダイパッドエッジと
の間がショートする不良の発生率を少なくすることがで
きる。更に、リード7、7、…、7eのインナーリード
部分を絶縁フィルム5に固着し、その状態でワイヤボン
ディングができるので、各インナーリード部分の位置を
精度良くし位置決めした状態でワイヤボンディングする
ことができる。従って、ワイヤボンディングの不良率を
減らすことができ、また、ワイヤボンディング時におけ
る位置検出に要する時間の短縮を図ることができる。
【0018】尚、上記実施例においては、アースリード
7eからワイヤ9によって電源プレーン4へアース電位
が伝達されるようになっていた。しかしながら、必ずし
もそのようにすることは必要ではなく、図3に示すよう
に、アースリード7eからワイヤ9により半導体素子3
の一つの接地電位電極8eへアース電位を伝達し、更に
アルミニウム等からなる配線膜11によりその電極8e
のとなりの電極8eへ伝達し、そして該電極8eからワ
イヤ9を介して電源プレーン4へ伝達するようにしても
良い。勿論、該電源プレーン4から残り多数の接地電位
電極8e、8e、…にワイヤ9、9、…を介してアース
電位が伝達されることはいうまでもない。
【0019】図4は電源プレーンの変形例を示す平面図
であり、この電源プレーンの変形例4は応力緩和スリッ
ト12、12を有している点に特徴がある。即ち、高集
積化、大チップ化、多端子化に伴って電源プレーン4を
大型化する可能性があるが、電源プレーン4が大きくな
るほどコーナー部に圧力が生じる場合があり、そこで、
各コーナー部にスリット12、12を設けたのである。 但し、図面には1つのコーナー部のみを示した。
【0020】尚、便宜上図4において絶縁フィルム5(
そのワイヤ受け突条6も含め)に斜めのハッチングを施
した。13はダイパッド吊りリード1aのデプレスであ
り、電源プレーン4のコーナーにスリット12、12を
設けることによりダイパッド吊りリード1aをデプレス
することが可能になった。
【0021】図5は絶縁フィルムの変形例を示す斜視図
である。本絶縁フィルム5はワイヤ受け突条6にワイヤ
受け凹部14、14、…を設けたものであり、この凹部
14、14、…に各ワイヤ9、9、…が納まるようにす
ることにより隣接ワイヤ9・9間のショートを防止する
ことができる。
【0022】本絶縁フィルム5は次のようにして形成す
ることができる。先ず、絶縁フィルムをライトエッチン
グしてワイヤ受け突条6を形成する。勿論、このときの
ライトエッチング深さはワイヤ受け突条6の厚さ分であ
る。次に、マスクキングしてワイヤ受け突条6の凹部と
なる部分のみが露出するようにし、再度エッチングする
。これにより凹部14、14、…が形成される。
【0023】尚、この凹部14、14、…はサイドエッ
チングにより丸みを帯びた形になる可能性があるが、ワ
イヤ自身断面形状が円形(直径25〜30μm)なので
ワイヤが嵌ることには変りがなくそれは何等問題となら
ない。尚、上記実施例においては、電源プレーン4を接
地電位の伝達に使用していた。しかし、そうではなく電
源電位の伝達の方に使用するようにしても良い。
【0024】
【発明の効果】本発明樹脂封止型半導体装置は、半導体
素子が電源電位電極と接地電位電極の少なくとも一方を
複数個有し、上記半導体素子より外側に電源プレーンが
設けられ、上記半導体素子の電源電位電極と接地電位電
極内の複数個ある一方の各電極と上記電源プレーンとの
間がワイヤで接続されたことを特徴とするものである。 従って、本発明樹脂封止型半導体装置によれば、電源プ
レーンの存在により半導体素子の複数の電源電位電極又
は接地電位電極にパラレルに電源電位又は接地電位を与
えることができ、延いては電位伝達経路の抵抗を小さく
することができる。依って、電源電圧のバウンスによる
ノイズの発生を防止でき、延いてはノイズによる誤動作
を防止できる。そして、電源電位電極又は接地電位電極
の数を増しても、それには電源プレーンを中継手段とし
て利用して電位を与えることができ、電極の数に応じて
リードの数を増やす必要がない。依って、リード数増加
、それによる装置の大型化を伴うことなくノイズの低減
を図ることができる。
【図面の簡単な説明】
【図1】(A)、(B)は本発明樹脂封止型半導体装置
の一つの実施例を示すもので、(A)は断面図、(B)
は一部切欠斜視図である。
【図2】上記実施例に用いる電源プレーン(絶縁フィル
ム付き)の斜視図である。
【図3】電位伝達経路の変形例を示す斜視図である。
【図4】電源プレーンの変形例を示す平面図である。
【図5】絶縁フィルムの変形例を示す斜視図である。
【図6】(A)、(B)は従来例を示すもので、(A)
は封止樹脂の半導体素子より上の部分を取って示す平面
図、(B)は(A)のB−B線視断面図である。
【符号の説明】
3  半導体素子 4  電源プレーン 5  絶縁フィルム 7  リード 7e  アースリード 8  電極 8e  接地電位電極 9  ワイヤ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  半導体素子が電源電位電極と接地電位
    電極の少なくとも一方を複数個有し、上記半導体素子よ
    り外側にリング状の電源プレーンが設けられ、上記半導
    体素子の電源電位電極と接地電位電極のうちの複数個あ
    る一方の各電極と上記電源プレーンとの間がワイヤで接
    続されたことを特徴とする樹脂封止型半導体装置
JP3170581A 1991-06-15 1991-06-15 樹脂封止型半導体装置 Pending JPH04368166A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3170581A JPH04368166A (ja) 1991-06-15 1991-06-15 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3170581A JPH04368166A (ja) 1991-06-15 1991-06-15 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH04368166A true JPH04368166A (ja) 1992-12-21

Family

ID=15907491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3170581A Pending JPH04368166A (ja) 1991-06-15 1991-06-15 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH04368166A (ja)

Similar Documents

Publication Publication Date Title
US6343019B1 (en) Apparatus and method of stacking die on a substrate
JP3499202B2 (ja) 半導体装置の製造方法
US5089876A (en) Semiconductor ic device containing a conductive plate
US5117280A (en) Plastic package semiconductor device with thermal stress resistant structure
US11069646B2 (en) Printed circuit board structure having pads and conductive wire
JPS622628A (ja) 半導体装置
JPH04368154A (ja) 半導体装置
JPS59107551A (ja) 半導体装置
JPH07321160A (ja) 半導体装置
JPH04368166A (ja) 樹脂封止型半導体装置
JP2524482B2 (ja) Qfp構造半導体装置
JPH05121632A (ja) 半導体装置
US7492038B2 (en) Semiconductor device
JP2697547B2 (ja) 半導体集積回路装置
JP2500310B2 (ja) 半導体装置
JP2500643B2 (ja) 半導体装置
JP3248117B2 (ja) 半導体装置
KR200254415Y1 (ko) 반도체패키지
KR100381844B1 (ko) 반도체패키지용써킷테이프
KR100533750B1 (ko) 반도체 패키지용 리드 프레임 및 이를 이용한 반도체 패키지
JPS6231132A (ja) 半導体装置
JPH02210858A (ja) 半導体装置
JPS6211256A (ja) 半導体集積回路装置
EP0430239A1 (en) Resin molded semiconductor device having tab kept at desired electric potential
JPH02262356A (ja) 半導体装置