JPS61258529A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPS61258529A JPS61258529A JP60099479A JP9947985A JPS61258529A JP S61258529 A JPS61258529 A JP S61258529A JP 60099479 A JP60099479 A JP 60099479A JP 9947985 A JP9947985 A JP 9947985A JP S61258529 A JPS61258529 A JP S61258529A
- Authority
- JP
- Japan
- Prior art keywords
- frequency divider
- reset
- output
- frequency
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 1
- 235000013372 meat Nutrition 0.000 description 1
- 238000001615 p wave Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は無線通信機に使用する周波数シンセサイザに関
するものである。
するものである。
従来のこの種の周波数シンセサイザの一例を第2図に示
し説明すると、図において、1はバラブリーセービング
制御信号が印加される入力端子、2は出力端子、3はこ
の第2図に示す周波数シンセサイザ全体に加える電源入
力端子である。そして、Vcc、VBはそれぞれ電源電
圧である。
し説明すると、図において、1はバラブリーセービング
制御信号が印加される入力端子、2は出力端子、3はこ
の第2図に示す周波数シンセサイザ全体に加える電源入
力端子である。そして、Vcc、VBはそれぞれ電源電
圧である。
4は後述するローパスフィルタの出力により発・振周波
数が制御される電圧制御発振器、5はこの電圧制御発振
器4の出力周波数は所要の周波数に分周する可変分周器
、6は基準周波数発振器、7はこの基準周波数発振器6
の発振周波数を所要の周波数に分周する固定分周器、8
はこの固定分周器7の出力と上記可変分周器5の出力を
入力とし肉入力の位相を比較し位相差を電圧として出力
する位相比較器である。
数が制御される電圧制御発振器、5はこの電圧制御発振
器4の出力周波数は所要の周波数に分周する可変分周器
、6は基準周波数発振器、7はこの基準周波数発振器6
の発振周波数を所要の周波数に分周する固定分周器、8
はこの固定分周器7の出力と上記可変分周器5の出力を
入力とし肉入力の位相を比較し位相差を電圧として出力
する位相比較器である。
一方、9は入力端子1に印加されるバッテリーセービン
グ制御信号によってON・OFFされる電源スィッチで
、この電源スィッチ9のON時に周波数シンセザイザ部
に電圧Vccが供給されるように構成されている。10
はこのスイッチ9の出力端に接続された遅延回路、11
はこの遅延回路10の出力と上記位相比較器8の出力を
入力とし上記遅延回路10の出力によってON・OFF
が制御されるスイッチで、このスイッチTがONのとき
には位相比較器8の出力電圧がローパスフィルタ(低域
通過F波器)12を通シ電圧制御発振器4に加えられ、
その発振周波数が制御されるように構成されている。
グ制御信号によってON・OFFされる電源スィッチで
、この電源スィッチ9のON時に周波数シンセザイザ部
に電圧Vccが供給されるように構成されている。10
はこのスイッチ9の出力端に接続された遅延回路、11
はこの遅延回路10の出力と上記位相比較器8の出力を
入力とし上記遅延回路10の出力によってON・OFF
が制御されるスイッチで、このスイッチTがONのとき
には位相比較器8の出力電圧がローパスフィルタ(低域
通過F波器)12を通シ電圧制御発振器4に加えられ、
その発振周波数が制御されるように構成されている。
そして、精度・安定度の高い基準周波数発振器6からの
発振周波数と電圧制御発振器4の出力周波数をそれぞれ
分周し、その各分周出力は位相比較器8に入力され両者
の位相が比較され、その位相差を電圧として電圧制御発
振器4に加え、その発振周波数を制御することにより、
希望する周波数を基準周波数発振器の精度で得られる周
波数発生装置として作動する。
発振周波数と電圧制御発振器4の出力周波数をそれぞれ
分周し、その各分周出力は位相比較器8に入力され両者
の位相が比較され、その位相差を電圧として電圧制御発
振器4に加え、その発振周波数を制御することにより、
希望する周波数を基準周波数発振器の精度で得られる周
波数発生装置として作動する。
上記のような従来の周波数シンセサイザでは、常時電圧
制御発振器に電圧VBを加えているため、バッテリーセ
ービング時の消費電力が比較的少なくないという問題点
があった。また、ロック・アップタイムが長くなるとい
う欠点がある。
制御発振器に電圧VBを加えているため、バッテリーセ
ービング時の消費電力が比較的少なくないという問題点
があった。また、ロック・アップタイムが長くなるとい
う欠点がある。
本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされたもので、その目的
は簡単な構成によって、ロック・アップタイムを短縮す
ることができ、寸だ、バッテリーセービング時の低消費
電流化を図ることができる周波数シンセサイザを提供す
ることにある。
共にかかる欠点を除去すべくなされたもので、その目的
は簡単な構成によって、ロック・アップタイムを短縮す
ることができ、寸だ、バッテリーセービング時の低消費
電流化を図ることができる周波数シンセサイザを提供す
ることにある。
このような目的を達成するだめ、本発明の周波数シンセ
サイザは、可変分周器の出力と固定分周器の出力との位
相を比較し位相差を電圧として出力する位相比較器と低
域通過沖波器間を断続するスイッチと、周波数シンセサ
イザの電源に連動し3−一 てリセット信号を出力するリセット回路とを備え、この
リセット回路からのリセット信号により上記可変分周器
と上記固定分周器をリセットし、上記リセット信号が発
生したのち上記スイッチが接とカシ、上記電源が断とな
ると同時に上記スイッチを断となし得るようにしたもの
である。
サイザは、可変分周器の出力と固定分周器の出力との位
相を比較し位相差を電圧として出力する位相比較器と低
域通過沖波器間を断続するスイッチと、周波数シンセサ
イザの電源に連動し3−一 てリセット信号を出力するリセット回路とを備え、この
リセット回路からのリセット信号により上記可変分周器
と上記固定分周器をリセットし、上記リセット信号が発
生したのち上記スイッチが接とカシ、上記電源が断とな
ると同時に上記スイッチを断となし得るようにしたもの
である。
本発明においては、電源スィッチがONされ、電圧が加
わったときにリセット回路からリセット信号を可変分周
器および固定分周器に加え、このリセット信号が出力さ
れた後にスイッチを閉成し、このスイッチの閉成時に位
相比較器の出力電圧が電圧制御発振器に加わシ、その電
圧制御発振器の発振周波数を制御する。
わったときにリセット回路からリセット信号を可変分周
器および固定分周器に加え、このリセット信号が出力さ
れた後にスイッチを閉成し、このスイッチの閉成時に位
相比較器の出力電圧が電圧制御発振器に加わシ、その電
圧制御発振器の発振周波数を制御する。
そして、周波数シンセサイザが一度ロツク(同期)シ、
その後電源スィッチをOFFとしてからONとしたとき
、電圧制御発振器の周波数はロックされた周波数とほと
んど等しい周波数となっており1そのため、可変分周器
と固定分周器がリセットされることにより位相比較器の
出力はロック(同期)していた時の定常出力に近くなシ
、結果的にロック・アップタイムが短くなる。
その後電源スィッチをOFFとしてからONとしたとき
、電圧制御発振器の周波数はロックされた周波数とほと
んど等しい周波数となっており1そのため、可変分周器
と固定分周器がリセットされることにより位相比較器の
出力はロック(同期)していた時の定常出力に近くなシ
、結果的にロック・アップタイムが短くなる。
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明による周波数シンセサイザの一実施例を
示すブ四ツク図である。
示すブ四ツク図である。
この第1図において第2図と同一符号のものは相当部分
を示し、13は周波数シンセサイザの電源に連動してリ
セット信号を出力するリセット回路で、このリセット回
路13からのリセット信号によって可変分周器5と固定
分周器7をそれぞれリセットするように構成されている
。
を示し、13は周波数シンセサイザの電源に連動してリ
セット信号を出力するリセット回路で、このリセット回
路13からのリセット信号によって可変分周器5と固定
分周器7をそれぞれリセットするように構成されている
。
つぎにこの第1図に示す実施例の動作を説明する0
まず、電圧制御発振器4の出力周波数は可変分周器5に
よって所要の周波数に分周され位相比較器8に加えられ
る。一方、基準周波数発振器6の発振周波数は固定分周
器7によって所要の周波数に分周され位相比較器8に加
えられる。そして、この位相比較器8は可変分周器5の
出力と固定分周器Iの出力との位相を比較し、その位相
差を電圧として出力する。
よって所要の周波数に分周され位相比較器8に加えられ
る。一方、基準周波数発振器6の発振周波数は固定分周
器7によって所要の周波数に分周され位相比較器8に加
えられる。そして、この位相比較器8は可変分周器5の
出力と固定分周器Iの出力との位相を比較し、その位相
差を電圧として出力する。
つぎに、電源入力端子3にはこの第1図に示す周波数シ
ンセサイザ全体に加える電源が入力され、電源スィッチ
9は入力端子1に入力されるバッテリーセービング制御
信号によってON・OFFされ、この電源スィッチ9の
ON時に周波数シンセサイザ部に電圧VCCが加わる。
ンセサイザ全体に加える電源が入力され、電源スィッチ
9は入力端子1に入力されるバッテリーセービング制御
信号によってON・OFFされ、この電源スィッチ9の
ON時に周波数シンセサイザ部に電圧VCCが加わる。
そして、リセット回路13は電源スィッチ9がONされ
、電圧Vccが加わったときにリセット信号を出力し、
このリセット信号によって可変分周器5および固定分周
器7がそれぞれ制御され、リセットされる。
、電圧Vccが加わったときにリセット信号を出力し、
このリセット信号によって可変分周器5および固定分周
器7がそれぞれ制御され、リセットされる。
遅延回路10では、電源スィッチ9からの電圧Vccが
入力され、かつ上記リセット回路13からリセット信号
出力が出された後に、スイッチ11にON信号が加わる
。また、電源スィッチ9がOFFされたときには、これ
と同時にスイッチ11にOFF信号が加わる。
入力され、かつ上記リセット回路13からリセット信号
出力が出された後に、スイッチ11にON信号が加わる
。また、電源スィッチ9がOFFされたときには、これ
と同時にスイッチ11にOFF信号が加わる。
つぎに、位相比較器8の出力電圧は、スイッチ11がO
Nのときには低域通過ろ波器12を通り電圧制御発振器
4に加わる。そして、このスイッチ11がOFFのとき
には、 OFF以前に位相比較器8かも出力された出方
電圧を低域通過沖波器12の:17デ7ザ14で保持し
ている。ここで、一般に、コンデンサ14で保持してい
る時間は、このコンデンサ14の容量と電圧制御発振器
40入力インピーダンスおよびスイッチ11の出力イン
ピーダンスによって決定され、本発明ではこのコンデン
サ14が保持する時間よシ、ずっと短い時間にスイッチ
11がOF”Fする時間を選んである。そして、上記ス
イッチ11がONのときには低域通過沢波器12を介し
て電圧制御発振器4に帰還をかけるように構成され、低
域通過F波器12から出力される直流電圧にょシミ圧制
御発振器4の発振周波数が制御される。
Nのときには低域通過ろ波器12を通り電圧制御発振器
4に加わる。そして、このスイッチ11がOFFのとき
には、 OFF以前に位相比較器8かも出力された出方
電圧を低域通過沖波器12の:17デ7ザ14で保持し
ている。ここで、一般に、コンデンサ14で保持してい
る時間は、このコンデンサ14の容量と電圧制御発振器
40入力インピーダンスおよびスイッチ11の出力イン
ピーダンスによって決定され、本発明ではこのコンデン
サ14が保持する時間よシ、ずっと短い時間にスイッチ
11がOF”Fする時間を選んである。そして、上記ス
イッチ11がONのときには低域通過沢波器12を介し
て電圧制御発振器4に帰還をかけるように構成され、低
域通過F波器12から出力される直流電圧にょシミ圧制
御発振器4の発振周波数が制御される。
そして、周波数シンセサイザが一度ロツク(同期)シ、
その後、電源スィッチ9をOFFとしてからONとした
とき、電圧制御発振器40周波数はコンデンサ14によ
って保持された電圧によυロックされた周波数とほとん
ど等しい周波数となっている。そのため、可変分周器5
と固定分周器Tがリセットされることにより、位相比較
器8の出力はロック(同期)していた時の定常出力に近
くなシ、結果的にロック・アップタイムが短くなる0 〔発明の効果〕 以上説明したように、本発明によれば複雑な手段を用い
るととなく、従来の回路に周波数シンセサイザの電源に
連動してリセット信号を出力するリセット回路を付加し
、そのリセット信号により可変分周器および固定分周器
をリセットするようにした簡単な構成によって、可変分
周器の出力と固定分周器の出力との位相差を短時間で小
さくすることができ、結果としてロック・アップタイム
を短縮することができ、また、バッテリーセービング時
の低消費電流化を図ることができるので、実用上の効果
は極めて大である。
その後、電源スィッチ9をOFFとしてからONとした
とき、電圧制御発振器40周波数はコンデンサ14によ
って保持された電圧によυロックされた周波数とほとん
ど等しい周波数となっている。そのため、可変分周器5
と固定分周器Tがリセットされることにより、位相比較
器8の出力はロック(同期)していた時の定常出力に近
くなシ、結果的にロック・アップタイムが短くなる0 〔発明の効果〕 以上説明したように、本発明によれば複雑な手段を用い
るととなく、従来の回路に周波数シンセサイザの電源に
連動してリセット信号を出力するリセット回路を付加し
、そのリセット信号により可変分周器および固定分周器
をリセットするようにした簡単な構成によって、可変分
周器の出力と固定分周器の出力との位相差を短時間で小
さくすることができ、結果としてロック・アップタイム
を短縮することができ、また、バッテリーセービング時
の低消費電流化を図ることができるので、実用上の効果
は極めて大である。
第1図は本発明による周波数シンセサイザの一実施例を
示すブロック図、第2図は従来の周波数シンセサイザの
一例を示すブロック図である。 4・・・・電圧制御発振器、5・・φ・可変分周器、6
・・・・基準周波数発振器、7・・・・固定分周器、8
・・・・位相比較器、9・・・・電源スィッチ、11・
−・・スイッチ、12・・・・低域通過p波器、13・
・・・リセット回路。
示すブロック図、第2図は従来の周波数シンセサイザの
一例を示すブロック図である。 4・・・・電圧制御発振器、5・・φ・可変分周器、6
・・・・基準周波数発振器、7・・・・固定分周器、8
・・・・位相比較器、9・・・・電源スィッチ、11・
−・・スイッチ、12・・・・低域通過p波器、13・
・・・リセット回路。
Claims (1)
- 電圧制御発振器の出力を分周する可変分周器と、基準周
波数発振器の出力を分周する固定分周器と、前記可変分
周器の出力と前記固定分周器の出力との位相を比較し位
相差を電圧として出力する位相比較器とを設け、この位
相比較器からの電圧を低域通過ろ波器を介して前記電圧
制御発生器に帰還をかけ、その発振周波数を制御するよ
うにした周波数シンセサイザにおいて、前記位相比較器
と前記低域通過ろ波器間を断続するスイッチと、前記周
波数シンセサイザの電源に連動してリセット信号を出力
するリセット回路とを備え、このリセット回路からのリ
セット信号により前記可変分周器と前記固定分周器をリ
セットし、前記リセット信号が発生したのち前記スイッ
チが接となり、前記電源が断となると同時に前記スイッ
チを断となし得るようにしたことを特徴とする周波数シ
ンセサイザ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099479A JPS61258529A (ja) | 1985-05-13 | 1985-05-13 | 周波数シンセサイザ |
| EP86303477A EP0202072B1 (en) | 1985-05-13 | 1986-05-07 | Frequency synthesizer |
| DE8686303477T DE3682110D1 (de) | 1985-05-13 | 1986-05-07 | Frequenzsynthesierer. |
| US06/860,655 US4673892A (en) | 1985-05-13 | 1986-05-07 | Phase locked loop frequency synthesizer with battery saving circuit |
| CA000508754A CA1264827A (en) | 1985-05-13 | 1986-05-08 | Frequency synthesizer |
| AU57357/86A AU577254B2 (en) | 1985-05-13 | 1986-05-12 | Frequency synthesizer with power saver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099479A JPS61258529A (ja) | 1985-05-13 | 1985-05-13 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61258529A true JPS61258529A (ja) | 1986-11-15 |
Family
ID=14248444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60099479A Pending JPS61258529A (ja) | 1985-05-13 | 1985-05-13 | 周波数シンセサイザ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4673892A (ja) |
| EP (1) | EP0202072B1 (ja) |
| JP (1) | JPS61258529A (ja) |
| AU (1) | AU577254B2 (ja) |
| CA (1) | CA1264827A (ja) |
| DE (1) | DE3682110D1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131618A (ja) * | 1986-11-20 | 1988-06-03 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
| JPS63281520A (ja) * | 1987-05-14 | 1988-11-18 | Nippon Telegr & Teleph Corp <Ntt> | マルチ出力周波数シンセサイザ |
| JPH03226012A (ja) * | 1990-01-30 | 1991-10-07 | Nec Corp | Pllシンセサイザー |
| JPH03247018A (ja) * | 1990-02-23 | 1991-11-05 | Japan Radio Co Ltd | 局部発振回路 |
| US6173025B1 (en) | 1997-05-02 | 2001-01-09 | Nec Corporation | PLL frequency synthesizer using frequency dividers reset by initial phase difference |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727318A (en) * | 1984-10-04 | 1988-02-23 | Sony/Tektronix Corporation | Apparatus for measuring characteristics of electronic devices |
| AU581392B2 (en) * | 1985-01-31 | 1989-02-16 | Nec Corporation | Phase-locked loop frequency synthesizer having reduced power consumption |
| JPS61258529A (ja) * | 1985-05-13 | 1986-11-15 | Nec Corp | 周波数シンセサイザ |
| JPS621322A (ja) * | 1985-06-27 | 1987-01-07 | Nec Corp | 周波数シンセサイザ |
| CA1282464C (en) * | 1985-10-23 | 1991-04-02 | Masanori Ienaka | Phase-locked oscillator |
| JPS62128228A (ja) * | 1985-11-28 | 1987-06-10 | Hitachi Ltd | 間欠受信方式 |
| JPH0783262B2 (ja) * | 1986-03-03 | 1995-09-06 | 日立電子株式会社 | シンセサイザ装置 |
| US4879758A (en) * | 1987-01-02 | 1989-11-07 | Motorola, Inc. | Communication receiver system having a decoder operating at variable frequencies |
| JPS641330A (en) * | 1987-06-24 | 1989-01-05 | Matsushita Electric Ind Co Ltd | Frequency synthesizer |
| US5008629A (en) * | 1988-06-20 | 1991-04-16 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer |
| JPH0744477B2 (ja) * | 1988-07-15 | 1995-05-15 | 日本電気株式会社 | 小型デジタル無線受信機 |
| US4893094A (en) * | 1989-03-13 | 1990-01-09 | Motorola, Inc. | Frequency synthesizer with control of start-up battery saving operations |
| JPH02261226A (ja) * | 1989-03-31 | 1990-10-24 | Mitsubishi Electric Corp | 移動電話機 |
| US5028885A (en) * | 1990-08-30 | 1991-07-02 | Motorola, Inc. | Phase-locked loop signal generation system with control maintenance |
| US5049884A (en) * | 1990-10-10 | 1991-09-17 | Cincinnati Microwave, Inc. | Battery powered police radar warning receiver |
| US5335365A (en) * | 1991-07-08 | 1994-08-02 | Motorola, Inc. | Frequency synthesizer with VCO output control |
| JP2979773B2 (ja) * | 1991-08-23 | 1999-11-15 | 日本電気株式会社 | シンセサイザー回路 |
| US5267189A (en) * | 1991-09-30 | 1993-11-30 | Wilke William G | Rational fraction synthesizer |
| CA2080050C (en) * | 1991-10-09 | 1997-01-21 | Hidehiko Norimatsu | Power supply controller and frequency synthesizer using the same |
| DE4232609A1 (de) * | 1992-09-29 | 1994-03-31 | Bosch Gmbh Robert | PLL-Schaltung |
| CA2108614C (en) * | 1992-10-19 | 1998-01-20 | Yoichiro Minami | Receiver capable of reducing power consumption in a pll circuit |
| CN1037222C (zh) * | 1993-02-22 | 1998-01-28 | 日本电气株式会社 | 具有快速频率牵引特性的节电型频率合成器 |
| JP2895342B2 (ja) * | 1993-03-26 | 1999-05-24 | 三菱電機株式会社 | 移動無線機 |
| US5339278A (en) * | 1993-04-12 | 1994-08-16 | Motorola, Inc. | Method and apparatus for standby recovery in a phase locked loop |
| DE4498746T1 (de) * | 1993-11-09 | 1997-07-31 | Motorola Inc | Gerät und Verfahren zum Freigeben von Elementen einer phasenverriegelten Schleife |
| US5530911A (en) * | 1994-07-15 | 1996-06-25 | Motorola, Inc. | Method and apparatus for battery drain reduction by adjusting for dynamic changes of receiver warm-up time |
| JPH0879074A (ja) * | 1994-09-05 | 1996-03-22 | Mitsubishi Electric Corp | フェーズ・ロックド・ループ回路 |
| US5617062A (en) * | 1995-06-07 | 1997-04-01 | American Microsystems, Inc. | Timing circuit with rapid initialization on power-up |
| US5613235A (en) * | 1995-06-29 | 1997-03-18 | Nokia Mobile Phones Limited | Operation of a radiotelephone in a synchronous extended standby mode for conserving battery power |
| EP0863617B1 (fr) * | 1997-03-04 | 2005-03-02 | Koninklijke Philips Electronics N.V. | "Système de transmission comportant au moins une station satellite munie de circuits alimentés à partir d'une source d'énergie et station satellite convenant à un tel système". |
| US6778022B1 (en) * | 2001-05-17 | 2004-08-17 | Rf Micro Devices, Inc. | VCO with high-Q switching capacitor bank |
| TWI726791B (zh) | 2019-08-14 | 2021-05-01 | 創未來科技股份有限公司 | 訊號除頻器、訊號分佈系統與其相關方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117337A (en) * | 1979-03-02 | 1980-09-09 | Nec Corp | Phase synchronous oscillator |
| JPS58159029A (ja) * | 1982-03-16 | 1983-09-21 | Nippon Telegr & Teleph Corp <Ntt> | 位相同期発振器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1591621B2 (de) * | 1967-09-04 | 1972-03-30 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Sparschaltung fuer batteriebetriebene nachrichtengeraete |
| NL160686C (nl) * | 1968-10-16 | 1979-11-15 | Philips Nv | Frequentieregelinrichting. |
| DE2856211A1 (de) * | 1978-12-27 | 1980-07-03 | Licentia Gmbh | Digitale phasenregelschaltung mit einer hilfsschaltung |
| JPS56136037A (en) * | 1980-03-26 | 1981-10-23 | Nec Corp | Phase synchronizing oscillator |
| US4380742A (en) * | 1980-08-04 | 1983-04-19 | Texas Instruments Incorporated | Frequency/phase locked loop circuit using digitally controlled oscillator |
| US4521918A (en) * | 1980-11-10 | 1985-06-04 | General Electric Company | Battery saving frequency synthesizer arrangement |
| JPS5866434A (ja) * | 1981-10-16 | 1983-04-20 | Toshiba Corp | 無線通信方式 |
| FR2549660A1 (fr) * | 1983-07-19 | 1985-01-25 | Thomson Csf | Synthetiseur de frequence pour televiseur |
| JPS6055729A (ja) * | 1983-09-06 | 1985-04-01 | Nec Corp | Pll装置 |
| JPS61157028A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 周波数シンセサイザ |
| JPS61258529A (ja) * | 1985-05-13 | 1986-11-15 | Nec Corp | 周波数シンセサイザ |
-
1985
- 1985-05-13 JP JP60099479A patent/JPS61258529A/ja active Pending
-
1986
- 1986-05-07 EP EP86303477A patent/EP0202072B1/en not_active Expired
- 1986-05-07 DE DE8686303477T patent/DE3682110D1/de not_active Expired - Lifetime
- 1986-05-07 US US06/860,655 patent/US4673892A/en not_active Expired - Lifetime
- 1986-05-08 CA CA000508754A patent/CA1264827A/en not_active Expired
- 1986-05-12 AU AU57357/86A patent/AU577254B2/en not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117337A (en) * | 1979-03-02 | 1980-09-09 | Nec Corp | Phase synchronous oscillator |
| JPS58159029A (ja) * | 1982-03-16 | 1983-09-21 | Nippon Telegr & Teleph Corp <Ntt> | 位相同期発振器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131618A (ja) * | 1986-11-20 | 1988-06-03 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
| JPS63281520A (ja) * | 1987-05-14 | 1988-11-18 | Nippon Telegr & Teleph Corp <Ntt> | マルチ出力周波数シンセサイザ |
| JPH03226012A (ja) * | 1990-01-30 | 1991-10-07 | Nec Corp | Pllシンセサイザー |
| JPH03247018A (ja) * | 1990-02-23 | 1991-11-05 | Japan Radio Co Ltd | 局部発振回路 |
| US6173025B1 (en) | 1997-05-02 | 2001-01-09 | Nec Corporation | PLL frequency synthesizer using frequency dividers reset by initial phase difference |
Also Published As
| Publication number | Publication date |
|---|---|
| US4673892A (en) | 1987-06-16 |
| AU5735786A (en) | 1986-11-20 |
| DE3682110D1 (de) | 1991-11-28 |
| EP0202072B1 (en) | 1991-10-23 |
| CA1264827A (en) | 1990-01-23 |
| EP0202072A2 (en) | 1986-11-20 |
| EP0202072A3 (en) | 1988-07-20 |
| AU577254B2 (en) | 1988-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61258529A (ja) | 周波数シンセサイザ | |
| JPH042218A (ja) | Pll周波数シンセサイザ | |
| JPH0462500B2 (ja) | ||
| US5278521A (en) | Power saving frequency synthesizer with fast pull-in feature | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| JPS61269421A (ja) | 初期位相整合形位相同期ル−プ回路 | |
| JPH0328606Y2 (ja) | ||
| JPH0376427A (ja) | Pll回路 | |
| JPH03273712A (ja) | Pll回路 | |
| JPH0362730A (ja) | 周波数シンセサイザ | |
| JPH0546089Y2 (ja) | ||
| JPH02171026A (ja) | アナログpll回路 | |
| JP2927801B2 (ja) | Pll回路 | |
| JP3393172B2 (ja) | 周波数ホッピング発振装置 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JPH0244918A (ja) | Pll発振器 | |
| JPH01265616A (ja) | Pllシンセサイザ発振器の高速立上げ装置 | |
| JPH0361371B2 (ja) | ||
| JPH05276030A (ja) | 位相同期回路 | |
| JPH0362731A (ja) | 間欠動作pll回路 | |
| JPH01143420A (ja) | 周波数シンセサイザ | |
| JPH03236630A (ja) | 位相同期発振回路 | |
| JPH0458614A (ja) | Pllシンセサイザ | |
| JPH09289446A (ja) | Pll回路 | |
| JPH03101516A (ja) | 自動周波数制御回路 |