JPH0437043A - Ｉｃ部品の実装方法 - Google Patents
Ｉｃ部品の実装方法Info
- Publication number
- JPH0437043A JPH0437043A JP2143125A JP14312590A JPH0437043A JP H0437043 A JPH0437043 A JP H0437043A JP 2143125 A JP2143125 A JP 2143125A JP 14312590 A JP14312590 A JP 14312590A JP H0437043 A JPH0437043 A JP H0437043A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- conductive adhesive
- circuit board
- remaining
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＩＣチップに代表される電気マイクロ回路素
子の大圧力電極上に形成された突起接点と回路基板上に
形成された電極端子とを導電性接着剤を用いて電気接続
するＩＣ部品の実装方法に関する。
子の大圧力電極上に形成された突起接点と回路基板上に
形成された電極端子とを導電性接着剤を用いて電気接続
するＩＣ部品の実装方法に関する。
従来の技術
従来、電気マイクロ回路素子の入出力電極と回路基板上
の電極端子との接続には半田付けが良く利用されていた
。しかしながらＩＣフラットパッケージなどでは、小型
化と接続端子の増加によ多接続端子間隔が次第に狭くな
シ、従来の半田付は技術で対処することが困難になって
きた。また最近では電卓、電子時計、液晶ディヌプレイ
などで、裸のＩＣチップをガラス基板上の電極に直付け
して実装面積の効率的使用を図ろうとする動きがらシ、
半田付けに変わる有効かつ微細な電気的接続手段が強く
望まれていた。
の電極端子との接続には半田付けが良く利用されていた
。しかしながらＩＣフラットパッケージなどでは、小型
化と接続端子の増加によ多接続端子間隔が次第に狭くな
シ、従来の半田付は技術で対処することが困難になって
きた。また最近では電卓、電子時計、液晶ディヌプレイ
などで、裸のＩＣチップをガラス基板上の電極に直付け
して実装面積の効率的使用を図ろうとする動きがらシ、
半田付けに変わる有効かつ微細な電気的接続手段が強く
望まれていた。
裸のＩＣチップの入出力電極を回路基板上の電極端子に
電気的に接続する方法としては、ＩＣチップの入８カ電
極上に形成した電気導電性の突起接点の頭頂部に導電性
接着剤を塗布し、突起接点を回路基板の電極端子に位置
合わせし、接着硬化することでＩＣチップと回路基板の
電気的接続を図る技術がある（特開昭６２−２８５４４
６号公報）。この技術において、導電性接着剤の硬化後
に１．Ｃそのものの不良や接続部の不良などにより一旦
実装したＩＣチップの取り替えが必要になる場合がある
。この場合、回路基板から不良ＩＣチップを取シ外した
後、再度、良品ＩＣチップの突起接点に導電性接着剤を
転写塗布して再実装することで不良箇所を修復すること
が可能となる。
電気的に接続する方法としては、ＩＣチップの入８カ電
極上に形成した電気導電性の突起接点の頭頂部に導電性
接着剤を塗布し、突起接点を回路基板の電極端子に位置
合わせし、接着硬化することでＩＣチップと回路基板の
電気的接続を図る技術がある（特開昭６２−２８５４４
６号公報）。この技術において、導電性接着剤の硬化後
に１．Ｃそのものの不良や接続部の不良などにより一旦
実装したＩＣチップの取り替えが必要になる場合がある
。この場合、回路基板から不良ＩＣチップを取シ外した
後、再度、良品ＩＣチップの突起接点に導電性接着剤を
転写塗布して再実装することで不良箇所を修復すること
が可能となる。
以下図面を参照しながら、従来のＩＣ部品の実装方法に
おける再実装工程について説明する。
おける再実装工程について説明する。
第２図（ａ）〜（ｄ）は従来例のＩＣ部品の実装方法を
示す工程図である。
示す工程図である。
これらの図において、１は回路基板、２は入出力端子３
を有するＩＣチップ、２ａは再実装するＩＣチップ、４
は回路基板１上の電極端子、４ａは不良ＩＣチップを除
去した後、導電性接着剤の残っていない電極端子、６は
ＩＣチップ２上の入出力端子３に形成された突起接点、
６は導電性接着剤、６＆は再実装時に突起接点に転写さ
れた導電性接着剤である。
を有するＩＣチップ、２ａは再実装するＩＣチップ、４
は回路基板１上の電極端子、４ａは不良ＩＣチップを除
去した後、導電性接着剤の残っていない電極端子、６は
ＩＣチップ２上の入出力端子３に形成された突起接点、
６は導電性接着剤、６＆は再実装時に突起接点に転写さ
れた導電性接着剤である。
第２図（ａ）に示すＩＣチップ２は、１５０μｍピッチ
で配置した約１５０個の入呂力電極３上にワイヤーボン
ディング法でＡｕ線を溶着し、突起接転５を形成してい
る。この突起接点５の頭頂部を平担に成形することで、
高さ４ａμｍに一様に揃え、その頭頂部に導電性接着剤
６を転写塗布した後、回路基板１の電極端子４にＩＣチ
ップ２の突起接点５を接続する。その後、導電性接着剤
６を硬化する。
で配置した約１５０個の入呂力電極３上にワイヤーボン
ディング法でＡｕ線を溶着し、突起接転５を形成してい
る。この突起接点５の頭頂部を平担に成形することで、
高さ４ａμｍに一様に揃え、その頭頂部に導電性接着剤
６を転写塗布した後、回路基板１の電極端子４にＩＣチ
ップ２の突起接点５を接続する。その後、導電性接着剤
６を硬化する。
第２図（ｂ）は、何らかの不良が存在するＩＣチップ２
を交換するため、回路基板１上からＩＣチップ２を取シ
外すと、回路基板１の電極端子４上には硬化した導電性
接着剤６が０〜１０μｍ程度のばらつきの膜厚で残るこ
とを示している。
を交換するため、回路基板１上からＩＣチップ２を取シ
外すと、回路基板１の電極端子４上には硬化した導電性
接着剤６が０〜１０μｍ程度のばらつきの膜厚で残るこ
とを示している。
第２図（Ｃ）は、同図中）で示したＩＣチップ２を取り
外した回路基板に新たな良品ＩＣチップ２＆の突起接点
５に導電性接着剤６ａを転写塗布し、回路基板１の電極
端子４に位置合わせをした図である。
外した回路基板に新たな良品ＩＣチップ２＆の突起接点
５に導電性接着剤６ａを転写塗布し、回路基板１の電極
端子４に位置合わせをした図である。
第２図（ｄ）は、ＩＣチップ２ａを回路基板１に実装し
た後、導電性接着剤６ａを硬化し不良ＩＣを修復した図
である。
た後、導電性接着剤６ａを硬化し不良ＩＣを修復した図
である。
一般的な修復方法としては、電極端子４上に残留する導
電性接着剤６を溶剤を用いて拭き取ることが考えられる
。しかし、拭き取り時のばらつきによる表面の汚染や拭
き取υ不足による接続抵抗不安定の問題が存在する。ま
た、他のＩＣチップ。
電性接着剤６を溶剤を用いて拭き取ることが考えられる
。しかし、拭き取り時のばらつきによる表面の汚染や拭
き取υ不足による接続抵抗不安定の問題が存在する。ま
た、他のＩＣチップ。
がきわめて隣接した位置に同様に実装されているため溶
剤の流れ込みＫよシ導電性接着剤６に悪影響を与えてし
まう。このような問題によシ拭き取シ方式による修復方
法は不適当であった。
剤の流れ込みＫよシ導電性接着剤６に悪影響を与えてし
まう。このような問題によシ拭き取シ方式による修復方
法は不適当であった。
発明が解決しようとする課題
導電性接着剤を硬化し終ったＩＣチップを回路基板から
取り外すと、回路基板の電極端子上には導電性接着剤が
約Ｏ〜１０μｍ程度のばらつきの厚みで残っている。不
良ＩＣチップを交換する場合には、回路基板の電極端子
上に残った導電性接着剤の上に再度実装することになる
ので、残った導電性接着剤の高さのばらつきによってＩ
Ｃチップの突起接点と回路基板の電極端子の接続状態が
各突起接点ごとに不均一になる。極端な場合には、突起
接点によっては極めて微少な面積しか導電性接着剤が塗
布されない部分が存在することがあった。このように接
続が十分でないと初期的には問題はなくとも長期的には
接続抵抗値の増大を招くなど信頼性上の課題があった。
取り外すと、回路基板の電極端子上には導電性接着剤が
約Ｏ〜１０μｍ程度のばらつきの厚みで残っている。不
良ＩＣチップを交換する場合には、回路基板の電極端子
上に残った導電性接着剤の上に再度実装することになる
ので、残った導電性接着剤の高さのばらつきによってＩ
Ｃチップの突起接点と回路基板の電極端子の接続状態が
各突起接点ごとに不均一になる。極端な場合には、突起
接点によっては極めて微少な面積しか導電性接着剤が塗
布されない部分が存在することがあった。このように接
続が十分でないと初期的には問題はなくとも長期的には
接続抵抗値の増大を招くなど信頼性上の課題があった。
本発明は上記従来の課題を解決するもので、ＩＣチップ
を直接回路基板に導電性接着剤を用いて接続する方法に
おいて、信頼性の高いＩＣチップ交換方法を含むＩＣ部
品の実装方法を提供することを目的とする。
を直接回路基板に導電性接着剤を用いて接続する方法に
おいて、信頼性の高いＩＣチップ交換方法を含むＩＣ部
品の実装方法を提供することを目的とする。
課題を解決するだめの手段
この目的を達成するために本発明のＩＣ部品の実装方法
は、不良ＩＣチップを取シ外した後の回路基板の電極端
子上に残った導電性接着剤高さを平滑化してから新たな
良品のＩＣチップを回路基板の平滑化した導電性接着剤
の上に実装することによってＩＣチップの各突起接点と
回路基板上の電極端子の接続を安定にし良好な電気的接
続を得る：うにしたものである。
は、不良ＩＣチップを取シ外した後の回路基板の電極端
子上に残った導電性接着剤高さを平滑化してから新たな
良品のＩＣチップを回路基板の平滑化した導電性接着剤
の上に実装することによってＩＣチップの各突起接点と
回路基板上の電極端子の接続を安定にし良好な電気的接
続を得る：うにしたものである。
作 用
この構成によって、回路基板の電極端子上に残った導電
性接着剤高さは低くかつ平滑化しているため、再実装後
の部品ＩＣチップの接続状態が安定し、電気的良好な状
態が長期に維持できる信頼性の高いＩＣ部品の実装方法
が可能となる。
性接着剤高さは低くかつ平滑化しているため、再実装後
の部品ＩＣチップの接続状態が安定し、電気的良好な状
態が長期に維持できる信頼性の高いＩＣ部品の実装方法
が可能となる。
実施例
以下、本発明の一実施例におけるＩＣ部品の実装方法に
ついて図面を参照しながら説明する。
ついて図面を参照しながら説明する。
第１図（−）〜（ｅ）は本発明の一実施例におけるＩＣ
部品の実装方法を示す工程図である。
部品の実装方法を示す工程図である。
第１図（＆）〜Ｃｅ）において、第２図に示す従来例と
同一箇所には同一符号を付し、詳細説明を省略した。な
お７は不良のＩＣチップ２を除去した後、回路基板１の
電極端子４上に残った導電性接着剤６を平坦化するため
の押圧板である。
同一箇所には同一符号を付し、詳細説明を省略した。な
お７は不良のＩＣチップ２を除去した後、回路基板１の
電極端子４上に残った導電性接着剤６を平坦化するため
の押圧板である。
第１図（ａ）に示すように、まずＩＣチップ２上に１５
０μｍピッチで配置された入出力電極３上に高さ４０μ
ｍ程度の突起接点５を形成する。次に、その突起接点５
の頭頂部に導電性接着剤６を転写塗布した後、回路基板
１の電極端子４に位置合わせ接着し、導電性接着剤ｅを
硬化する。
０μｍピッチで配置された入出力電極３上に高さ４０μ
ｍ程度の突起接点５を形成する。次に、その突起接点５
の頭頂部に導電性接着剤６を転写塗布した後、回路基板
１の電極端子４に位置合わせ接着し、導電性接着剤ｅを
硬化する。
次に同図Φ）に示すように、何らかの不良が存在するＩ
Ｃチップ２を回路基板１上から取り外す。
Ｃチップ２を回路基板１上から取り外す。
このとき回路基板１の電極端子４上には導電性接着剤６
が０〜１０μｍ程度のばらつきの膜厚で残ることを示し
ている。
が０〜１０μｍ程度のばらつきの膜厚で残ることを示し
ている。
次に同図（Ｃ）に示すように、回路基板１の電極端子４
上に残った導電性接着剤６を押圧板７で加圧し平滑する
。
上に残った導電性接着剤６を押圧板７で加圧し平滑する
。
１５０個の入出力電極を有するＩＣチップ２を取り外し
た後、回路基板１上の電極端子４に残った導電性接着剤
６を押圧板７を用いて加圧し、その平滑状態を確認した
結果を次の表に示す。
た後、回路基板１上の電極端子４に残った導電性接着剤
６を押圧板７を用いて加圧し、その平滑状態を確認した
結果を次の表に示す。
（以 下 余 白）。
次に同図（ｄ）に示すように、新たなＩＣチップ２ａを
実装するため突起接点５に新たな導電性接着剤６ａを転
写塗布し、約２μｍ程度の高さに平滑化された回路基板
１の電極端子４上に残った導電性接着剤６上に位置合わ
せを行う。
実装するため突起接点５に新たな導電性接着剤６ａを転
写塗布し、約２μｍ程度の高さに平滑化された回路基板
１の電極端子４上に残った導電性接着剤６上に位置合わ
せを行う。
次に同図（ｅ）に示すように、位置決めしたＩＣチップ
２ａを回路基板１上に実装し、導電性接着剤６ａを硬化
する。
２ａを回路基板１上に実装し、導電性接着剤６ａを硬化
する。
以上のように本実施例によれば、ＩＣチップ２を取り外
した後の回路基板１上に残った導電性接着剤６を拭き取
りせず、残った導電性接着剤６を平滑化してからＩＣチ
ップ２１！１の再実装を行うため、拭き数多時に回路基
板１の表面が汚染されて接続抵抗値が増加する問題が生
じない。なお、導電性接着剤に銀（Ａｑ）が含まれてい
ると、溶剤に溶は出した銀がマイグレーションの原因に
もなυ、信頼性において問題が呂てくるので拭き取りは
望ましくない。
した後の回路基板１上に残った導電性接着剤６を拭き取
りせず、残った導電性接着剤６を平滑化してからＩＣチ
ップ２１！１の再実装を行うため、拭き数多時に回路基
板１の表面が汚染されて接続抵抗値が増加する問題が生
じない。なお、導電性接着剤に銀（Ａｑ）が含まれてい
ると、溶剤に溶は出した銀がマイグレーションの原因に
もなυ、信頼性において問題が呂てくるので拭き取りは
望ましくない。
発明の効果
以上のように本発明は、不良ＩＣチップを取シ外した後
で回路基板の電極端子上に導電性接着剤が残っていても
、その導電性接着剤を押圧し平滑化することによシ残っ
た導電性接着剤の高さにばらつきがなくなるため、ＩＣ
チップの突起接点と回路基板の電極端子との安定した接
続が可能となり、信頼性の向上が図れる優れたＩＣ部品
の実装方法を実現できるものである。
で回路基板の電極端子上に導電性接着剤が残っていても
、その導電性接着剤を押圧し平滑化することによシ残っ
た導電性接着剤の高さにばらつきがなくなるため、ＩＣ
チップの突起接点と回路基板の電極端子との安定した接
続が可能となり、信頼性の向上が図れる優れたＩＣ部品
の実装方法を実現できるものである。
第１図（１１）〜（ｅ）は本発明の一実施例におけるＩ
Ｃ部品の実装方法を示す工程図、第２図（１１）〜（ｄ
）は従来のＩＣ部品の実装方法を示す工程図である。 １・・・・・・回路基板、２，２ａ・、・・・、ＩＣチ
ップ、３・・・・・・入出力電極、４・・・・・・電極
端子、５・・・・・・突起接点、６，６ａ・・・・・・
導電性接着剤、７・・・・・・押圧板。
Ｃ部品の実装方法を示す工程図、第２図（１１）〜（ｄ
）は従来のＩＣ部品の実装方法を示す工程図である。 １・・・・・・回路基板、２，２ａ・、・・・、ＩＣチ
ップ、３・・・・・・入出力電極、４・・・・・・電極
端子、５・・・・・・突起接点、６，６ａ・・・・・・
導電性接着剤、７・・・・・・押圧板。
Claims (2)
- （１）ＩＣチップ上に突起接点が形成され、前記突起接
点の頭部に導電性接着剤を転写塗布して回路基板の電極
端子上に前記ＩＣチップをフェイスダウン接続するＩＣ
部品の実装方法において、不良となったＩＣチップを外
し、良品ＩＣチップを再実装する手段として、前記回路
基板上の電極端子上に残った前記導電性接着剤を平滑化
してから新たなＩＣチップ上の突起接点の頭頂部に導電
性接着剤を転写塗布し、前記回路基板上の平滑化した導
電性接着剤の上に前記ＩＣチップをフェイスダウン接続
するＩＣ部品の実装方法。 - （２）回路基板上に残った導電性接着剤を押圧板を用い
て加圧し、平滑化する請求項１記載のＩＣ部品の実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2143125A JP2502790B2 (ja) | 1990-05-31 | 1990-05-31 | Ｉｃ部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2143125A JP2502790B2 (ja) | 1990-05-31 | 1990-05-31 | Ｉｃ部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437043A true JPH0437043A (ja) | 1992-02-07 |
| JP2502790B2 JP2502790B2 (ja) | 1996-05-29 |
Family
ID=15331499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2143125A Expired - Fee Related JP2502790B2 (ja) | 1990-05-31 | 1990-05-31 | Ｉｃ部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2502790B2 (ja) |
-
1990
- 1990-05-31 JP JP2143125A patent/JP2502790B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2502790B2 (ja) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6137183A (en) | Flip chip mounting method and semiconductor apparatus manufactured by the method | |
| KR100349896B1 (ko) | 집적회로칩의실장구조체및그실장방법 | |
| JPH09293751A (ja) | テープキャリアパッケージ及び接続方法 | |
| CN87105952A (zh) | 导电图的制造方法及其操作 | |
| JPS63275127A (ja) | 半導体チップの実装体 | |
| JPH0437043A (ja) | Ｉｃ部品の実装方法 | |
| JPH03108734A (ja) | 半導体装置及びその製造方法 | |
| JP3264072B2 (ja) | 電子部品およびその製造方法 | |
| JPH05166879A (ja) | Ｉｃ実装方法 | |
| JPS61242041A (ja) | 半導体装置 | |
| JPH0918121A (ja) | 電子部品実装体及びその製造方法 | |
| JPH05235103A (ja) | Ｉｃ実装方法 | |
| JPS6348157B2 (ja) | ||
| JPH0778847A (ja) | 半導体チップの実装方法 | |
| JPH05218635A (ja) | 液晶表示装置の回路基板形成方法とその回路基板 | |
| JPH04246839A (ja) | Ｉｃ実装方法 | |
| JP2626066B2 (ja) | 接着剤膜厚調整方法及び接着剤膜作成装置 | |
| KR100357837B1 (ko) | 리드프레임 제조방법 | |
| JP3596512B2 (ja) | 電子部品の製造方法 | |
| JPH0491447A (ja) | 半導体素子の実装方法 | |
| JPS6297340A (ja) | Ｉｃチツプの電気的接続方法 | |
| JPH05297398A (ja) | 電極接続構造 | |
| JPH04326747A (ja) | 部品実装方法 | |
| JPH0766241A (ja) | 異方導電性接着剤を用いた電子部品の接続構造 | |
| JPH0521438A (ja) | 電気的接続接点の形成方法および実装基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |