JPH0437049A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0437049A
JPH0437049A JP14418590A JP14418590A JPH0437049A JP H0437049 A JPH0437049 A JP H0437049A JP 14418590 A JP14418590 A JP 14418590A JP 14418590 A JP14418590 A JP 14418590A JP H0437049 A JPH0437049 A JP H0437049A
Authority
JP
Japan
Prior art keywords
film
layer
aluminum wiring
phosphorus
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14418590A
Other languages
English (en)
Inventor
Nobuo Nagata
永田 信夫
Masayoshi Takeuchi
正佳 竹内
Satoshi Yokoyama
敏 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd filed Critical Aisin Seiki Co Ltd
Priority to JP14418590A priority Critical patent/JPH0437049A/ja
Publication of JPH0437049A publication Critical patent/JPH0437049A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置に関する。本発明は耐湿性か要請さ
れるパワートランジスタに有効である。
[従来の技術] 半導体装置として、半導体基板と、半導体基板に形成さ
れたシリコン酸化膜からなる絶縁膜と、絶縁膜に隣設す
るとともにリンがドープされたN形領域層と、絶縁膜に
積層され絶縁膜を開孔するコンタクトホールを介してN
形領域層に接触するアルミ配線層と、アルミ配線層に積
層された保護膜とを具備するものが知られている。
ここて、リンをドープしてへ形領域層を形成するに必た
り、シリコン酸化膜からなる絶縁膜にもリンが侵入する
。従って半導体装置の使用につれてこの絶縁膜に含まれ
ているリンがアルミ配線層に侵入してアルミ配線中のリ
ン濃度が高くなり、吸湿に伴ないアルミ配線層を腐蝕さ
せ、リーク電流が増したりするなどの悪影響を与えるこ
とがある。
例えば、サイエンスフォーラム社発行 超LS■プロセ
スデータハンドブックの第370〜371頁では次のよ
うに記載されている。即ち、リンが侵入しているシリコ
ン酸化膜(PSG)からなる絶縁膜は吸水性、吸湿性を
もつため、吸水、吸湿に伴ないリンの水和物が生成され
、以下の(1)式の反応によりNa+イオンが遊離する
3 (S i −0−Na) +1−13 PO4−3
(Si−OH>+Na5PO+−(1)これにより電極
付近の電解質が酸性となるため過剰の水素が発生し、腐
蝕生成物としてAN A(OH)が生成する。ここで、
アルミ配線層を形成するAfJよりもAM 3  (O
H)は体積が3倍程度大きいため、アルミ配線層でクラ
ックが発生する要因となり、クラックが発生するとアル
ミ配線層の腐食が増々促進される。
[発明が解決しようとする課題] 本発明は上記した実情に鑑み開発されたものであり、そ
の目的は、絶縁膜に含まれているリンがアルミ配線層に
侵入することを抑制してアルミ配線層中のリン濃度を抑
え、耐湿性のある半導体装置を提供することにある。
[課題を解決するための手段] 本発明の半導体装置は、半導体基板と、半導体基板に形
成されたリンを含むシリコン酸化膜からなる絶縁膜と、
絶縁膜に隣設するリンがドープされたN形領域層と、絶
縁膜に積層され絶縁膜を開孔するコンタクトホールを介
してN形領域層に接触するアルミ配線層と、アルミ配線
層に積層された保護膜とを具備し、アルミ配線層と絶縁
膜との間にはシリコン窒化膜が積層され、絶縁膜に含ま
れているリンがアルミ配線層に侵入することをシリコン
窒化膜で抑えるようにしたことを特徴とするものである
ここで、アルミ配線層と絶縁膜との間に介在するシリコ
ン窒化膜の厚みが博すざると、絶縁膜に含まれているリ
ンの侵入を抑え切れなかったり、シリコン窒化膜にホー
ルが発生したりする。またシリコン窒化膜の厚みが厚す
ぎると、シリコン基板、絶縁膜との間における熱膨脹率
の違いによりシリコン窒化膜にクラックが発生したりす
る。そこてシリコン窒化膜の厚みは1500〜5000
オングストロ一ム程度、殊に2000オングストローム
とすることができる。
後述の実施例で示したように、リンの侵入を抑えるシリ
コン窒化膜は、コンタクトホールの周囲を覆いコンタク
トホールの深さ方向にそうホール被覆膜部を備えた構成
とすることができる。なおシリコン窒化膜はプラズマC
VDで形成できる。
[作用] アルミ配線層と絶縁膜との間にはシリコン窒化膜が積層
されているので、シリコン酸化膜からなる絶縁膜に含ま
れているリンがアルミ配線層に侵入することは抑制され
る。殊にコンタクトホールの周囲を覆うホール被覆膜部
が形成されている場合には、リンがアルミ配線層のコン
タクトホール部分に侵入することは効果的に抑制される
[実施例] 以下本発明の半導体装置の実施例を説明する。
まず説明の便宜上、本実施例の半導体装置を製造する手
順を説明する。
第1図において1はエピタキシャルウェハで、高濃度の
ボロンを含んだシリコン基板2の表面上にエピタキシャ
ル層3が形成されている。更に、第2図に示すようにか
かるシリコン基板2の表面を従来と同様に熱酸化法によ
り酸化し、シリコン酸化膜4を形成する。
次にシリコン酸化膜4の一部を部分的に除去した後、除
去した部分のエピタキシャル層3に従来と同様に不純物
としてのリンをドープし、これにより、N形領域層であ
るベース拡散層5を形成する。このときシリコン酸化膜
4にもリンが不可避的にドープされる。その後シリコン
酸化膜をさらに成長させ、シリコン酸化膜でベース拡散
層5を覆う。
次にシリコン酸化膜4の所要部位を部分的に除去し、不
純物としてのポロンを従来と同様にドープすることによ
り、第4図に示すようにP形領域層であるエミッタ拡散
層6を形成する。次にシリコン酸化膜4の所要部位を部
分的に除去し、第5図に示すように不純物としてのリン
をドープしべ−スコンタクト層7を形成する。ベースコ
ンタクト層7はベース拡散層5における不純物濃度が低
いことに起因するアルミ配線層13とのオーミック接触
不良を回避する。
次に、プラズマCVDを実施する。即ち、シリコン基板
2を装入した反応炉にArガスを入れ真空ポンプで引い
て低圧とし、高周波をかけて放電させるとともに反応ガ
スを反応炉に導入し、プラズマCVDにより第6図に示
すようにシリコン酸化膜4の上面にシリコン窒化膜8を
積層する。シリコン窒化膜8の平均厚みは2000オン
グストロームである。プラズマCVDを実施するにあた
り、温度300℃で15分間ベータした。プラズマCV
Dにおける反応ガスはSiH+、NH3、N2ガスを混
合したものを用いた。なおガス圧は200mmTorr
、流量はS i H4ガスが20Qsccm、NH3ガ
スが3QSCCm、N2ガスが870secmであり、
処理温度は750〜1150℃程度である。
次にウェットエツチングを実施する。即ち、シリコン窒
化膜8の上に感光性樹脂を塗布し、その後、プレベータ
、ホトマスク合せ、紫外線露光、フッ酸溶液よるエツチ
ング(温度23℃ 16分間)、感光性樹脂の剥離を順
に実施し、これによりシリコン窒化膜8、シリコン酸化
膜4の所要部位を部分的に除去して開孔させ、第7図に
示すようにコンタクトホール9を形成する。なお場合に
よってはウェットエツチングに代えてドライエツチング
を実施してもよい。
次に再びプラズマCVDを行い、第8図に示すようにコ
ンタクトホール9の底面や、コンタクトホール9の回り
にシリコン窒化膜10を形成する。
その後、反応性スパッタエツチングによりアルゴンイオ
ン(Ar)を加速させ、シリコン窒化膜10のコンタク
トホール9の底面に位置する部分10aにアルゴンイオ
ンを衝突させ、これにより部分10aを選択除去し、ベ
ースコンタクト層7、エミッタ拡散層6を部分的に露出
させる。ここで反応性スパッタエツチングはアルゴンイ
オンを衝突させるエツチング処理のため、横方向よりも
縦方向をエッチしやすく異方エッチ性に冨む。よってコ
ンタクトホール9の底面に位置する部分10aが選択的
にエツチングされるものの、コンタクトホール9の周り
に位置するホール被覆膜部10bは残り易い。
次にアルミニウムをスパッタリングし、第9図に示すよ
うにアルミ配線層13をシリコン窒化膜8に積層する。
アルミ配線層13の厚みは30000〜40000オン
グストロームである。次に第10図に示すように表面保
護膜としてのシリコン窒化膜]4をアルミ配線層13に
1500〜5000オングストロ一ム程度積層する。次
に第11図に示すようにシリコン基板2の裏面に金属と
してのクロム500オングストローム、ニッケル400
0オングストローム、銀16000オングストロームを
真空蒸着し、これにより裏面@極層15を積層する。な
お本実施例では洗浄処理等の付随的処理は従来と同様な
手順で行なう。
上記のようにして製造された半導体装置は第11図に示
されている。第11図に示すようにこの半導体装置は、
シリコン基板2と、シリコン基板2に形成されたシリコ
ン酸化膜からなる絶縁膜4Aと、絶縁膜4Aに隣設する
と共にリンがドープされたN形領域層であるエミッタ拡
散層6と、絶縁膜4Aに積層されたアルミ配線層13と
、アルミ配線層13に積層されたシリコン窒化膜14を
具備している。そしてアルミ配線層]3と絶縁膜4Aと
の間にはシリコン窒化膜8が積層されている。前述した
ようにベース拡散層5を形成するあたりシリコン酸化膜
からなる絶縁膜4Aにはリンが不可避的にドープされて
いるものである。アルミ配線層13は絶縁膜4Aを開孔
するコンタクトボール9を介してエミッタ拡散層6、ベ
ースコンタクト層7に接触する。またアルミ配線層13
はエミッタパッド13a、ベースパッド13bをもつ。
ここで前述したように、シリコン窒化膜8は、コンタク
トホール9の周囲を覆うホール被覆膜部10bを具備す
る。
以上説明したように本実施例ではアルミ配線層13と絶
縁膜4Aとの間にはシリコン窒化膜8が積層されている
ので、シリコン窒化膜8がリンに対する遮壁となり、シ
リコン酸化膜からなる絶縁膜4Aに含まれているリンが
アルミ配線層13に侵入することは抑制される。
更に本実施例ではコンタクトホール9の周囲を覆うシリ
コン窒化膜からなるホール被覆膜部10bが形成されて
いるので、アルミ配線層13のコンタクトホール9部分
に絶縁膜4A中のリンが侵入することは効果的に抑制さ
れる。そのため、絶縁膜4中のリンがアルミ配線層13
に侵入することは一層効果的に抑制される。従って本実
施例ではリンの水和物の生成、水和物の生成に起因する
アルミ配線層13の腐蝕を効果的に抑えることができ、
耐湿性のある半導体装置を提供できる。
また製造途中において空気中の水分がシリコン酸化膜4
に吸着するおそれが少くなからずある。
この点本実施例では、コンタクホール9を形成する前に
プラズマCVDによりシリコン窒化膜8を積層するため
、このときプラズマCVDにより水分を蒸発して除去す
ることも期待でき、かかる意味においてもリンの水和物
の生成を抑えることができ、耐湿性のおる半導体装置を
提供できる。
ところで本実施例の半導体装置の耐湿性を確認するため
にプレッシャークツカー(圧力釜)試験を行った。この
試験は121℃、2気圧、湿度98%で行なった。プレ
ッシャークツカー時間が168時間のとき不良品が初め
て検出され、具体的にはサンプル210個中、不良品は
1個であった。
一方、従来装置についても同様にプレッシャークツカー
試験を行ったところ、プレッシャークツカー時間が96
時間のときサンプル10個中、不良品は1個検出され、
プレッシャークツカー時間が120時間のときサンプル
10個中、不良品は1個検出され、プレッシャークツカ
ー時間が144時間のときサンプル10個中、不良品は
4個検出され、プレッシャークツカー時間が168時間
のときサンプル10個中、不良品は7個検出された。
[発明の効果] 本発明によれば、絶縁膜に含まれているリンがアルミ配
線層に侵入することを抑制し得、耐湿性のある半導体装
置を提供できる。また、レーザトリミングを利用したと
き、窒化膜とアルミニウムの融点の差によってアルミニ
ウムのみをトリミングすることができる。このため、半
導体装置の集積化を図る場合、回路内の抵抗を形成する
とき、アルミ配線をトリミング部分を変更するのみて、
多種多様な半導体装置を提供することができる。
【図面の簡単な説明】
第1図〜第11図は本発明の実施例を示し、半導体装置
を製造する各工程を模式的に示す断面図である。 図中、2はシリコン基板、4Aは絶縁膜、5はベース拡
散層(N形領域層)、8はシリコン窒化膜、13はアル
ミ配線層を示す。 特許出願人 アイシン精機株式会社

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板と、該半導体基板に形成されたリンを
    含むシリコン酸化膜からなる絶縁膜と、該絶縁膜に隣設
    するリンがドープされたN形領域層と、該絶縁膜に積層
    され該絶縁膜を開孔するコンタクトホールを介して該N
    形領域層に接触するアルミ配線層と、該アルミ配線層に
    積層された保護膜とを具備し、該アルミ配線層と該絶縁
    膜との間にはシリコン窒化膜が積層され、該絶縁膜に含
    まれているリンが該アルミ配線層に侵入することを該シ
    リコン窒化膜で抑えるようにしたことを特徴とする半導
    体装置。
  2. (2)該シリコン窒化膜は、該コンタクトホールの周囲
    を覆い該コンタクトホールの深さ方向にそうホール被覆
    膜部を備えている第1請求項記載の半導体装置。
JP14418590A 1990-05-31 1990-05-31 半導体装置 Pending JPH0437049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14418590A JPH0437049A (ja) 1990-05-31 1990-05-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14418590A JPH0437049A (ja) 1990-05-31 1990-05-31 半導体装置

Publications (1)

Publication Number Publication Date
JPH0437049A true JPH0437049A (ja) 1992-02-07

Family

ID=15356181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14418590A Pending JPH0437049A (ja) 1990-05-31 1990-05-31 半導体装置

Country Status (1)

Country Link
JP (1) JPH0437049A (ja)

Similar Documents

Publication Publication Date Title
JP2978748B2 (ja) 半導体装置の製造方法
US6251802B1 (en) Methods of forming carbon-containing layers
EP0383610B1 (en) Manufacturing method of semiconductor device
US5796151A (en) Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes
US6462371B1 (en) Films doped with carbon for use in integrated circuit technology
KR950011983B1 (ko) 반도체 장치의 제조방법
US6143666A (en) Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough
US5530418A (en) Method for shielding polysilicon resistors from hydrogen intrusion
JPH11145464A (ja) 半導体装置及びその製造方法
US6121097A (en) Semiconductor device manufacturing method
JPH10209147A (ja) 半導体装置の製造方法
US6812113B1 (en) Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained
EP0529717A2 (en) Method of manufacturing a semiconductor device having overlapping contacts
JP3534269B2 (ja) 半導体装置及びその製造方法
US5928786A (en) Monocrystalline silicon wafer and method of thermally oxidizing a surface thereof
JPH0437049A (ja) 半導体装置
JPH08130302A (ja) 半導体装置及びその製造方法
KR100564415B1 (ko) 반도체소자의 콘택홀형성방법
JP2882375B2 (ja) 半導体装置の製造方法
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
JP4668530B2 (ja) 半導体装置の製造方法
US20040072431A1 (en) Method for fabricating semiconductor device
US6887767B2 (en) Method for manufacturing semiconductor device
KR100208437B1 (ko) 반도체 소자의 금속층 형성방법
KR100234704B1 (ko) 반도체소자 배선금속층 형성방법