JPH08130302A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08130302A JPH08130302A JP6266925A JP26692594A JPH08130302A JP H08130302 A JPH08130302 A JP H08130302A JP 6266925 A JP6266925 A JP 6266925A JP 26692594 A JP26692594 A JP 26692594A JP H08130302 A JPH08130302 A JP H08130302A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tin
- tion
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホ−ルのバリア性を向上させると
共に薄膜化を図りうるバリアメタル膜を有する半導体装
置とその製造方法を提供することである。 【構成】 コンタクトホ−ルを含む絶縁膜１３上に設け
られたバリアメタル膜２０は、第１のＴｉ膜２１、Ｔｉ
Ｎ膜２２、ＴｉＯＮ膜２３及び第２のＴｉ膜２４からな
る４層構造の積層膜である。ＴｉＯＮ膜２３はＴｉＮ膜
２２に１分間のＯ2プラズマ処理を施して形成するか、
若しくはタ−ゲットをＴｉＯとするＡｒスパッタリング
法により形成する。
共に薄膜化を図りうるバリアメタル膜を有する半導体装
置とその製造方法を提供することである。 【構成】 コンタクトホ−ルを含む絶縁膜１３上に設け
られたバリアメタル膜２０は、第１のＴｉ膜２１、Ｔｉ
Ｎ膜２２、ＴｉＯＮ膜２３及び第２のＴｉ膜２４からな
る４層構造の積層膜である。ＴｉＯＮ膜２３はＴｉＮ膜
２２に１分間のＯ2プラズマ処理を施して形成するか、
若しくはタ−ゲットをＴｉＯとするＡｒスパッタリング
法により形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置におけるコン
タクトホ−ルの埋め込みに関し、特にコンタクトホ−ル
内を被覆するバリアメアル膜に関する。
タクトホ−ルの埋め込みに関し、特にコンタクトホ−ル
内を被覆するバリアメアル膜に関する。
【０００２】
【従来の技術】以下、図４を参照して、コンタクトホ−
ルの埋め込みを説明する。同図（ａ）によれば、拡散層
１０２を有する半導体基板１０１上に絶縁膜１０３を形
成し、その拡散層１０２を露出するように絶縁膜１０３
をエッチングして、選択的にコンタクトホ−ルを形成す
る。次に、上記コンタクトホ−ルの内部を被覆するよう
にバリアメタル膜１１０を形成する。バリアメタル膜１
１０は、同図（ｂ）に示される様に、第１のＴｉ膜１１
１、ＴｉＮ膜１１２及び第２のＴｉ膜１１３からなる積
層膜であり、それら各膜は同一スパッタリング装置にて
順次形成される。その後、基板を５００℃程度に加熱し
た状態で、上記コンタクトホ−ルを埋め込むようにＡｌ
合金からなる導電層１０４を形成する。
ルの埋め込みを説明する。同図（ａ）によれば、拡散層
１０２を有する半導体基板１０１上に絶縁膜１０３を形
成し、その拡散層１０２を露出するように絶縁膜１０３
をエッチングして、選択的にコンタクトホ−ルを形成す
る。次に、上記コンタクトホ−ルの内部を被覆するよう
にバリアメタル膜１１０を形成する。バリアメタル膜１
１０は、同図（ｂ）に示される様に、第１のＴｉ膜１１
１、ＴｉＮ膜１１２及び第２のＴｉ膜１１３からなる積
層膜であり、それら各膜は同一スパッタリング装置にて
順次形成される。その後、基板を５００℃程度に加熱し
た状態で、上記コンタクトホ−ルを埋め込むようにＡｌ
合金からなる導電層１０４を形成する。
【０００３】このようにコンタクトホ−ルを埋め込む際
にバリアメタル膜を形成している。近年、半導体装置の
内部に形成される回路素子が微細化されるにつれ、拡散
層の拡散深さ等も微細になっている。そのため、コンタ
クトホ−ルをＡｌ合金で直接埋め込むと、接合突き抜け
やジャンクションリ−クが発生することがある。それ
故、接合突き抜け防止やジャンクションリ−クの防止、
つまりコンタクトホ−ルにおけるバリア性を確保するた
めバリアメタル膜を形成している。
にバリアメタル膜を形成している。近年、半導体装置の
内部に形成される回路素子が微細化されるにつれ、拡散
層の拡散深さ等も微細になっている。そのため、コンタ
クトホ−ルをＡｌ合金で直接埋め込むと、接合突き抜け
やジャンクションリ−クが発生することがある。それ
故、接合突き抜け防止やジャンクションリ−クの防止、
つまりコンタクトホ−ルにおけるバリア性を確保するた
めバリアメタル膜を形成している。
【０００４】しかしながら、コンタクトホ−ルにバリア
メタル膜を形成すると次のような問題が発生する。コン
タクトホ−ルの開口径が微細化すると、バリアメタル膜
のカバレ−ジ、特にバリア性の確保に必要なＴｉＮ膜の
カバレ−ジが劣化する。そのため、コンタクトホ−ルが
微細になるにつれＴｉＮ膜の膜厚を厚くする必要があ
る。通常、Ａｌ合金を埋め込む際の基板加熱温度は５０
０℃であり、その温度におけるバリア性を確保する為に
は、例えば、コンタクトホ−ルが開口径０．６μｍ、深
さ０．８μｍの場合、平坦部において厚さ２０００オン
グストロ−ムのＴｉＮ膜が必要である。従って、上記形
状のコンタクトホ−ルを埋め込むには、第１のＴｉ膜１
１１／ＴｉＮ膜１１２／第２のＴｉ膜１１３は、各々５
００／２０００／５００オングストロ−ムとなり、バリ
アメタル膜１１０の膜厚は３０００オングストロ−ムと
なる。
メタル膜を形成すると次のような問題が発生する。コン
タクトホ−ルの開口径が微細化すると、バリアメタル膜
のカバレ−ジ、特にバリア性の確保に必要なＴｉＮ膜の
カバレ−ジが劣化する。そのため、コンタクトホ−ルが
微細になるにつれＴｉＮ膜の膜厚を厚くする必要があ
る。通常、Ａｌ合金を埋め込む際の基板加熱温度は５０
０℃であり、その温度におけるバリア性を確保する為に
は、例えば、コンタクトホ−ルが開口径０．６μｍ、深
さ０．８μｍの場合、平坦部において厚さ２０００オン
グストロ−ムのＴｉＮ膜が必要である。従って、上記形
状のコンタクトホ−ルを埋め込むには、第１のＴｉ膜１
１１／ＴｉＮ膜１１２／第２のＴｉ膜１１３は、各々５
００／２０００／５００オングストロ−ムとなり、バリ
アメタル膜１１０の膜厚は３０００オングストロ−ムと
なる。
【０００５】このように、バリアメタル膜を形成するこ
とはコンタクトホ−ルを狭めることである。同図（ｃ）
に示されるように、開口径０．５５μｍのコンタクトホ
−ルでは、その内部にボイド１０５が発生し易くなる。
従来におけるバリアメタル膜１１０であるとボイドを発
生することなく、導電層１０４を埋め込むことができる
コンタクトホ−ル径の限界は０．６μｍであり、それ以
下の微細なコンタクトホ−ルを埋め込むことは難しい。
とはコンタクトホ−ルを狭めることである。同図（ｃ）
に示されるように、開口径０．５５μｍのコンタクトホ
−ルでは、その内部にボイド１０５が発生し易くなる。
従来におけるバリアメタル膜１１０であるとボイドを発
生することなく、導電層１０４を埋め込むことができる
コンタクトホ−ル径の限界は０．６μｍであり、それ以
下の微細なコンタクトホ−ルを埋め込むことは難しい。
【０００６】
【発明が解決しようとする課題】上述のように、コンタ
クトホ−ルのバリア性の確保はバリアメタル膜の厚さに
依存しており、その反面バリアメタル膜はコンタクトホ
−ルの微細化を妨げている。
クトホ−ルのバリア性の確保はバリアメタル膜の厚さに
依存しており、その反面バリアメタル膜はコンタクトホ
−ルの微細化を妨げている。
【０００７】それ故に、本発明はコンタクトホ−ルのバ
リア性を向上させると共に薄膜化を図りうるバリアメタ
ル膜を有する半導体装置とその製造方法を提供すること
を目的とする。
リア性を向上させると共に薄膜化を図りうるバリアメタ
ル膜を有する半導体装置とその製造方法を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】本発明による半導体装置
は、半導体基板上に設けられた絶縁膜と、上記絶縁膜に
設けられた開口部と、上記開口部に設けられたＴｉ膜／
ＴｉＮ膜／ＴｉＯＮ膜／Ｔｉ膜を順次積層した４層構造
のバリアメタル膜と、上記開口部を上記バリアメタル膜
を介して埋め込む導電層とからなる。
は、半導体基板上に設けられた絶縁膜と、上記絶縁膜に
設けられた開口部と、上記開口部に設けられたＴｉ膜／
ＴｉＮ膜／ＴｉＯＮ膜／Ｔｉ膜を順次積層した４層構造
のバリアメタル膜と、上記開口部を上記バリアメタル膜
を介して埋め込む導電層とからなる。
【０００９】上記半導体装置の製造方法は、上記開口部
にスパッタリング法により上記ＴｉＮ膜を形成する工程
と、上記ＴｉＮ膜上にスパッタリング法により上記Ｔｉ
ＯＮ膜を形成する工程とを含む。また、上記ＴｉＯＮ膜
を上記ＴｉＮ膜を酸素を含むガス系によりプラズマ処理
を行って形成する。
にスパッタリング法により上記ＴｉＮ膜を形成する工程
と、上記ＴｉＮ膜上にスパッタリング法により上記Ｔｉ
ＯＮ膜を形成する工程とを含む。また、上記ＴｉＯＮ膜
を上記ＴｉＮ膜を酸素を含むガス系によりプラズマ処理
を行って形成する。
【００１０】
【作用】上記半導体装置によれば、上記バリアメタル膜
は上記ＴｉＮ膜及び上記ＴｉＯＮ膜を含むため、高いバ
リア性を確保すると共に薄膜化されたバリアメタル膜を
提供することができる。つまり、微細なコンタクトホ−
ルを埋め込むことが可能である。
は上記ＴｉＮ膜及び上記ＴｉＯＮ膜を含むため、高いバ
リア性を確保すると共に薄膜化されたバリアメタル膜を
提供することができる。つまり、微細なコンタクトホ−
ルを埋め込むことが可能である。
【００１１】
【実施例】以下、本発明による一実施例を図面を参照し
て説明する。半導体装置は、図１（ａ）に示される様
に、拡散層１２を有する半導体基板１１上に設けられた
絶縁膜１３と、拡散層１２を露出するように絶縁膜１３
を選択的にエッチングして形成されたコンタクトホ−ル
と、上記コンタクトホ−ルの内部及び絶縁膜１３上に設
けられたバリアメタル膜２０と、上記コンタクトホ−ル
を埋め込むＡｌ合金からなる導電層１４とからなる。こ
こで、絶縁膜１３の膜厚は０．８μｍ、上記コンタクト
ホ−ル径は０．６μｍ、導電層１４の厚さは６０００オ
ングストロ−ムである。Ａｌ合金は例えば、Ａｌ−Ｓｉ
(1%)−Ｃｕ(0.5%)からなる。
て説明する。半導体装置は、図１（ａ）に示される様
に、拡散層１２を有する半導体基板１１上に設けられた
絶縁膜１３と、拡散層１２を露出するように絶縁膜１３
を選択的にエッチングして形成されたコンタクトホ−ル
と、上記コンタクトホ−ルの内部及び絶縁膜１３上に設
けられたバリアメタル膜２０と、上記コンタクトホ−ル
を埋め込むＡｌ合金からなる導電層１４とからなる。こ
こで、絶縁膜１３の膜厚は０．８μｍ、上記コンタクト
ホ−ル径は０．６μｍ、導電層１４の厚さは６０００オ
ングストロ−ムである。Ａｌ合金は例えば、Ａｌ−Ｓｉ
(1%)−Ｃｕ(0.5%)からなる。
【００１２】また、バリアメタル膜２０は同図（ｂ）に
示される様に、第１のＴｉ膜２１、ＴｉＮ膜２２、Ｔｉ
ＯＮ膜２３及び第２のＴｉ膜２４からなる４層構造の積
層膜である。それらの膜厚は（単位：オングストロ−
ム）は、第１のＴｉ膜２１／ＴｉＮ膜２２／ＴｉＯＮ膜
２３／第２のＴｉ膜２４＝５００／７５０／２０／５０
０である。ＴｉＯＮ膜２３の膜厚は、バリアメタル膜２
０の低抵抗化及び薄膜化の観点から、１０以上３０オン
グストロ−ム以下とすることが望ましい。
示される様に、第１のＴｉ膜２１、ＴｉＮ膜２２、Ｔｉ
ＯＮ膜２３及び第２のＴｉ膜２４からなる４層構造の積
層膜である。それらの膜厚は（単位：オングストロ−
ム）は、第１のＴｉ膜２１／ＴｉＮ膜２２／ＴｉＯＮ膜
２３／第２のＴｉ膜２４＝５００／７５０／２０／５０
０である。ＴｉＯＮ膜２３の膜厚は、バリアメタル膜２
０の低抵抗化及び薄膜化の観点から、１０以上３０オン
グストロ−ム以下とすることが望ましい。
【００１３】次に、上記半導体装置の製造方法を説明す
る。まず、コンタクトホ−ルを有する絶縁膜１３の全面
に第１のＴｉ膜２１をＡｒスパッタにより形成し、つい
でＴｉＮ膜２２をＡｒ＋Ｎ2の化成スパッタにより形成
する。その後、ＴｉＮ膜２２に１分間のＯ2プラズマ処
理を施して、その表面にＴｉＯＮ膜２３を形成する。そ
の時の処理条件は、Ｏ2ガス＝１５０[SCCM]，圧力＝
０．８[Torr]，出力＝５００［Ｗ］，基板加熱温度＝１
５０［℃］である。更に、Ａｒスパッタにより第２のＴ
ｉ膜２４を形成する。次に、基板を約５００℃に加熱保
持した状態で、Ａｌ合金をスパッタリングして導電層１
４を形成する。
る。まず、コンタクトホ−ルを有する絶縁膜１３の全面
に第１のＴｉ膜２１をＡｒスパッタにより形成し、つい
でＴｉＮ膜２２をＡｒ＋Ｎ2の化成スパッタにより形成
する。その後、ＴｉＮ膜２２に１分間のＯ2プラズマ処
理を施して、その表面にＴｉＯＮ膜２３を形成する。そ
の時の処理条件は、Ｏ2ガス＝１５０[SCCM]，圧力＝
０．８[Torr]，出力＝５００［Ｗ］，基板加熱温度＝１
５０［℃］である。更に、Ａｒスパッタにより第２のＴ
ｉ膜２４を形成する。次に、基板を約５００℃に加熱保
持した状態で、Ａｌ合金をスパッタリングして導電層１
４を形成する。
【００１４】尚、Ｏ2プラズマの代わりに、Ｎ2Ｏプラズ
マまたはＯ2＋Ｈｅプラズマ等、Ｏ2を含むガス系による
プラズマを用いることもできる。また、ＴｉＯＮ膜２３
を形成する別の方法として、スパッタリング法がある。
その時のスパッタリング条件として、タ−ゲット＝Ｔｉ
Ｏ，Ａｒ＝２０[SCCM]，Ｎ２＝２０[SCCM]，圧力＝０．
３[Torr]，出力＝５００［Ｗ］である。
マまたはＯ2＋Ｈｅプラズマ等、Ｏ2を含むガス系による
プラズマを用いることもできる。また、ＴｉＯＮ膜２３
を形成する別の方法として、スパッタリング法がある。
その時のスパッタリング条件として、タ−ゲット＝Ｔｉ
Ｏ，Ａｒ＝２０[SCCM]，Ｎ２＝２０[SCCM]，圧力＝０．
３[Torr]，出力＝５００［Ｗ］である。
【００１５】次に、上記４層構造のバリアメタル膜のバ
リア性を図２を参照して説明する。同図における横軸は
平坦部のＴｉＮ膜の膜厚、縦軸はコンタクトホ−ルにお
けるジャンクションリ−ク電流を示す。但し、この時の
半導体装置は図１に示される様な構造である。尚、従来
のバリメタル膜はＴｉ／ＴｉＮ／Ｔｉからなる３層構造
である。同図によれば、従来の３層構造のバリアメタル
膜であると、バリア性を確保するにはＴｉＮ膜を少なく
とも２０００オングストロ−ムの膜厚に形成する必要が
ある。しかし、本発明によるバリアメタル膜は、ＴｉＮ
膜上にＴｉＯＮ膜を形成した構造であるため、ＴｉＮ膜
を７５０オングストロ−ムまで薄膜化することができ
る。つまり、ＴｉＯＮ膜はバリア性を著しく高める効果
がある。
リア性を図２を参照して説明する。同図における横軸は
平坦部のＴｉＮ膜の膜厚、縦軸はコンタクトホ−ルにお
けるジャンクションリ−ク電流を示す。但し、この時の
半導体装置は図１に示される様な構造である。尚、従来
のバリメタル膜はＴｉ／ＴｉＮ／Ｔｉからなる３層構造
である。同図によれば、従来の３層構造のバリアメタル
膜であると、バリア性を確保するにはＴｉＮ膜を少なく
とも２０００オングストロ−ムの膜厚に形成する必要が
ある。しかし、本発明によるバリアメタル膜は、ＴｉＮ
膜上にＴｉＯＮ膜を形成した構造であるため、ＴｉＮ膜
を７５０オングストロ−ムまで薄膜化することができ
る。つまり、ＴｉＯＮ膜はバリア性を著しく高める効果
がある。
【００１６】また、コンタクトホ−ルの埋め込み限界
（ボイドフリ−）を図３を参照して説明する。同図にお
ける横軸はコンタクトホ−ル径、縦軸はコンタクトホ−
ルにおけるボイド生成確率を示す。但し、この時の半導
体装置は図１に示される様な構造である。尚、従来のバ
リアメタル膜はＴｉ／ＴｉＮ／Ｔｉ＝５００／２０００
／５００［オングストロ−ム］からなる３層構造であ
る。また、ボイド生成確率は、断面ＳＥＭにより各コン
タクトホ−ル径に対して５０個のホ−ルを観察すること
により求める。同図によれば、従来はコンタクトホ−ル
径が０．６μｍ以上の場合にボイドは発生せず、本発明
では０．４５μｍ以上の場合にボイドは発生しない。つ
まり、本発明によるバリアメタル膜であると、従来に比
べて薄膜化することが可能であるため、より微細なコン
タクトホ−ルを埋め込むことが可能である。
（ボイドフリ−）を図３を参照して説明する。同図にお
ける横軸はコンタクトホ−ル径、縦軸はコンタクトホ−
ルにおけるボイド生成確率を示す。但し、この時の半導
体装置は図１に示される様な構造である。尚、従来のバ
リアメタル膜はＴｉ／ＴｉＮ／Ｔｉ＝５００／２０００
／５００［オングストロ−ム］からなる３層構造であ
る。また、ボイド生成確率は、断面ＳＥＭにより各コン
タクトホ−ル径に対して５０個のホ−ルを観察すること
により求める。同図によれば、従来はコンタクトホ−ル
径が０．６μｍ以上の場合にボイドは発生せず、本発明
では０．４５μｍ以上の場合にボイドは発生しない。つ
まり、本発明によるバリアメタル膜であると、従来に比
べて薄膜化することが可能であるため、より微細なコン
タクトホ−ルを埋め込むことが可能である。
【００１７】尚、本実施例では導電層としてＡｌ合金を
用いているが、Ａｌ単体若しくはＣｕを用いてもよい。
特に、Ｃｕを用いた場合、下層よりＴｉ／ＴｉＮ／Ｔｉ
ＯＮ／ＴｉＮ／ＴｉＯＮの積層構造のバリアメタル膜、
若しくは下層よりＴｉ／ＴｉＮ／ＴｉＯＮ／ＴｉＮ／Ｔ
ｉＯＮ／Ｔｉの積層構造のバリアメタル膜を用いること
が望ましい。
用いているが、Ａｌ単体若しくはＣｕを用いてもよい。
特に、Ｃｕを用いた場合、下層よりＴｉ／ＴｉＮ／Ｔｉ
ＯＮ／ＴｉＮ／ＴｉＯＮの積層構造のバリアメタル膜、
若しくは下層よりＴｉ／ＴｉＮ／ＴｉＯＮ／ＴｉＮ／Ｔ
ｉＯＮ／Ｔｉの積層構造のバリアメタル膜を用いること
が望ましい。
【００１８】
【発明の効果】本発明によるバリアメタル膜によれば、
ＴｉＮ膜及びＴｉＯＮ膜を含むため、高いバリア性を確
保すると共に薄膜化されたバリアメタル膜を提供するこ
とができる。それにより、微細なコンタクトホ−ルを埋
め込むことが可能である。
ＴｉＮ膜及びＴｉＯＮ膜を含むため、高いバリア性を確
保すると共に薄膜化されたバリアメタル膜を提供するこ
とができる。それにより、微細なコンタクトホ−ルを埋
め込むことが可能である。
【図１】本発明による半導体装置を示す断面図（ａ）
と、バリアメタル膜の積層構造を示す断面図（ｂ）であ
る。
と、バリアメタル膜の積層構造を示す断面図（ｂ）であ
る。
【図２】ジャンクションリ−ク電流のＴｉＮ膜厚依存性
を示すグラフ図である。
を示すグラフ図である。
【図３】ボイド生成確率のコンタクトホ−ル径依存性を
示すグラフ図である。
示すグラフ図である。
【図４】従来の半導体装置を示す断面図（ａ）と、バリ
アメタル膜の積層構造を示す断面図（ｂ）と、ボイドの
発生した半導体装置を示す断面図（ｃ）である。
アメタル膜の積層構造を示す断面図（ｂ）と、ボイドの
発生した半導体装置を示す断面図（ｃ）である。
１１…半導体基板、１２…拡散層、１３…絶縁膜、１４
…導電層 ２０…バリアメタル膜、２１…第１のＴｉ膜、２２…Ｔ
ｉＮ膜 ２３…ＴｉＯＮ膜、２４…第２のＴｉ膜 １０１…半導体基板、１０２…拡散層、１０３…絶縁
膜、１０４…導電層 １１０…バリアメタル膜、１１１…第１のＴｉ膜 １１２…ＴｉＮ膜、１１３…第２のＴｉ膜
…導電層 ２０…バリアメタル膜、２１…第１のＴｉ膜、２２…Ｔ
ｉＮ膜 ２３…ＴｉＯＮ膜、２４…第２のＴｉ膜 １０１…半導体基板、１０２…拡散層、１０３…絶縁
膜、１０４…導電層 １１０…バリアメタル膜、１１１…第１のＴｉ膜 １１２…ＴｉＮ膜、１１３…第２のＴｉ膜
Claims (9)
- 【請求項１】 半導体基板上に設けられた絶縁膜と、上
記絶縁膜に設けられた開口部と、上記開口部の少なくと
も底部に設けられたバリアメタル膜と、上記開口部を埋
め込む導電層とからなる半導体装置において、 上記バリアメタル膜は、第１のＴｉ膜、ＴｉＮ膜、Ｔｉ
ＯＮ膜及び第２のＴｉ膜を順次積層した膜であることを
特徴とする半導体装置。 - 【請求項２】 上記ＴｉＯＮ膜の膜厚は、１０オングス
トロ−ム以上３０オングストロ−ム以下であることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 上記導電層は、Ａｌ又はＡｌ合金からな
ることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 上記バリアメタル膜における各膜厚は、 第１のＴｉ膜／ＴｉＮ膜／ＴｉＯＮ膜／第２のＴｉ膜 ＝５００／７５０／２０／５００［単位：オングストロ
−ム］であることを特徴とする請求項１記載の半導体装
置。 - 【請求項５】 半導体基板上に設けられた絶縁膜と、上
記絶縁膜に設けられた開口部と、上記開口部の少なくと
も底部に設けられたバリアメタル膜と、上記開口部を埋
め込むように形成されたＣｕを主成分とする導電層とか
らなる半導体装置において、 上記バリアメタル膜は、Ｔｉ膜、第１のＴｉＮ膜、第１
のＴｉＯＮ膜、第２のＴｉＮ膜及び第２のＴｉＯＮ膜を
順次積層した膜であることを特徴とする半導体装置。 - 【請求項６】 半導体基板上の絶縁膜に形成された開口
部を、第１のＴｉ膜、ＴｉＮ膜、ＴｉＯＮ膜及び第２の
Ｔｉ膜を順次積層したバリアメタル膜を介して、導電層
で埋め込むに際し、 上記開口部にスパッタリング法により上記第１のＴｉ膜
を形成する工程と、 上記第１のＴｉ膜上にスパッタリング法により上記Ｔｉ
Ｎ膜を形成する工程と、 上記ＴｉＮ膜上にスパッタリング法により上記ＴｉＯＮ
膜を形成する工程と、 上記ＴｉＯＮ膜上にスパッタリング法により上記第２の
Ｔｉ膜を形成する工程とを具備することを特徴とする半
導体装置の製造方法。 - 【請求項７】 上記ＴｉＮ膜上に酸素を含むガス系によ
りプラズマ処理を行い、上記ＴｉＮ膜の表面に上記Ｔｉ
ＯＮ膜を形成する工程とを具備することを特徴とする請
求項６記載の半導体装置の製造方法。 - 【請求項８】 半導体基板上の絶縁膜に形成された開口
部を、Ｔｉ膜、第１のＴｉＮ膜、第１のＴｉＯＮ膜、第
２のＴｉＮ膜及び第２のＴｉＯＮ膜を順次積層したバリ
アメタル膜を介して、導電層で埋め込むに際し、 上記開口部にスパッタリング法により上記Ｔｉ膜を形成
する工程と、 上記Ｔｉ膜上にスパッタリング法により上記第１のＴｉ
Ｎ膜を形成する工程と、 上記第１のＴｉＮ膜上にスパッタリング法により上記第
１のＴｉＯＮ膜を形成する工程と、 上記第１のＴｉＯＮ膜上にスパッタリング法により上記
第２のＴｉＮ膜を形成する工程と、 上記第２のＴｉＮ膜上にスパッタリング法により上記第
２のＴｉＯＮ膜を形成する工程とを具備することを特徴
とする半導体装置の製造方法。 - 【請求項９】 上記第１及び第２のＴｉＮ膜上に酸素を
含むガス系によりプラズマ処理をそれぞれ行い、上記第
１及び第２のＴｉＮ膜の表面にそれぞれ上記第１及び第
２のＴｉＯＮ膜を形成する工程とを具備することを特徴
とする請求項８記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6266925A JPH08130302A (ja) | 1994-10-31 | 1994-10-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6266925A JPH08130302A (ja) | 1994-10-31 | 1994-10-31 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08130302A true JPH08130302A (ja) | 1996-05-21 |
Family
ID=17437592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6266925A Pending JPH08130302A (ja) | 1994-10-31 | 1994-10-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08130302A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747500A1 (en) * | 1995-06-07 | 1996-12-11 | Applied Materials, Inc. | Process for forming improved titanium containing barrier layers |
| WO1998024116A1 (en) * | 1996-11-26 | 1998-06-04 | Mitel Corporation | STABILIZATION OF THE INTERFACE BETWEEN TiN AND A1 ALLOYS |
| KR19990025483A (ko) * | 1997-09-12 | 1999-04-06 | 윤종용 | 플라즈마를 이용한 금속 배선 형성 방법 |
| US6475907B1 (en) * | 1999-04-20 | 2002-11-05 | Nec Corporation | Semiconductor device having a barrier metal layer and method for manufacturing the same |
| DE19751785B4 (de) * | 1996-11-22 | 2004-08-05 | Trikon Equipments Ltd., Newport | Verfahren zum Behandeln eines Halbleiter-Wafers |
| JP2011149091A (ja) * | 2009-12-26 | 2011-08-04 | Canon Anelva Corp | 反応性スパッタリング方法及び反応性スパッタリング装置 |
| KR20180054476A (ko) * | 2016-11-14 | 2018-05-24 | 도쿄엘렉트론가부시키가이샤 | TiN계막 및 그 형성 방법 |
-
1994
- 1994-10-31 JP JP6266925A patent/JPH08130302A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747500A1 (en) * | 1995-06-07 | 1996-12-11 | Applied Materials, Inc. | Process for forming improved titanium containing barrier layers |
| US5972178A (en) * | 1995-06-07 | 1999-10-26 | Applied Materials, Inc. | Continuous process for forming improved titanium nitride barrier layers |
| DE19751785B4 (de) * | 1996-11-22 | 2004-08-05 | Trikon Equipments Ltd., Newport | Verfahren zum Behandeln eines Halbleiter-Wafers |
| WO1998024116A1 (en) * | 1996-11-26 | 1998-06-04 | Mitel Corporation | STABILIZATION OF THE INTERFACE BETWEEN TiN AND A1 ALLOYS |
| US6127266A (en) * | 1996-11-26 | 2000-10-03 | Mitel Corporation | Stabilization of the interface between tiN and A1 alloys |
| KR19990025483A (ko) * | 1997-09-12 | 1999-04-06 | 윤종용 | 플라즈마를 이용한 금속 배선 형성 방법 |
| US6475907B1 (en) * | 1999-04-20 | 2002-11-05 | Nec Corporation | Semiconductor device having a barrier metal layer and method for manufacturing the same |
| JP2011149091A (ja) * | 2009-12-26 | 2011-08-04 | Canon Anelva Corp | 反応性スパッタリング方法及び反応性スパッタリング装置 |
| US8974648B2 (en) | 2009-12-26 | 2015-03-10 | Canon Anelva Corporation | Reactive sputtering method and reactive sputtering apparatus |
| KR20180054476A (ko) * | 2016-11-14 | 2018-05-24 | 도쿄엘렉트론가부시키가이샤 | TiN계막 및 그 형성 방법 |
| US10927453B2 (en) | 2016-11-14 | 2021-02-23 | Tokyo Electron Limited | TiN-based film and TiN-based film forming method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JP2002016066A (ja) | 半導体装置およびその製造方法 | |
| KR100457843B1 (ko) | 반도체 장치에서 콘택 형성 방법 | |
| JPH08130302A (ja) | 半導体装置及びその製造方法 | |
| JP3408463B2 (ja) | 半導体装置の製造方法 | |
| JPH08321545A (ja) | 配線形成法 | |
| TWI227046B (en) | Process of metal interconnects | |
| JP3954998B2 (ja) | 半導体装置およびその製造方法 | |
| US20020142605A1 (en) | Method for forming metal line of Al/Cu structure | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| JPH10256372A (ja) | 半導体装置の製造方法 | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| US20030015798A1 (en) | Semiconductor device and method of fabricating the semiconductor device | |
| JP4457884B2 (ja) | 半導体装置 | |
| JP3070577B2 (ja) | 半導体装置の製造方法 | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| JPH05326722A (ja) | 半導体装置の製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| KR100197669B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0974095A (ja) | 半導体装置の製造方法 | |
| JPH05114578A (ja) | 半導体装置及びその製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08107145A (ja) | 半導体装置の製造方法 |