JPH04370823A - ディスクアレイ装置の動作モード設定方式 - Google Patents

ディスクアレイ装置の動作モード設定方式

Info

Publication number
JPH04370823A
JPH04370823A JP3147709A JP14770991A JPH04370823A JP H04370823 A JPH04370823 A JP H04370823A JP 3147709 A JP3147709 A JP 3147709A JP 14770991 A JP14770991 A JP 14770991A JP H04370823 A JPH04370823 A JP H04370823A
Authority
JP
Japan
Prior art keywords
disk
mode
disk array
disk devices
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3147709A
Other languages
English (en)
Inventor
Keiichi Yorimitsu
圭一 依光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3147709A priority Critical patent/JPH04370823A/ja
Publication of JPH04370823A publication Critical patent/JPH04370823A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、従来一論理デバイス{
ホスト中央処理装置(CPU) からのアクセス等の処
理を行う最小単位=LD}として使用されてきた、例え
ば、磁気ディスク装置を複数台組み合わせ、それを一論
理デバイスとみなし、各々のデバイスから同時,並行的
にデータ転送(リード/ライト)を行うことで一論理デ
バイス当たりの容量, 及び、データ転送レートを向上
させるディスクアレイサブシステム (ディスクアレイ
装置) に関する。
【0002】近年、スーパーコンピュータを始めとする
ホストコンビュータの著しい性能向上に伴い、ホストコ
ンピュータに接続される周辺装置、特に、磁気ディスク
装置の性能向上が要求されている。
【0003】ディスクアレイ装置は、装置の容量,デー
タ転送速度等を、従来の磁気ディスク装置に比べて数倍
の性能向上を達成しているものである。又、信頼性の面
でもディスクアレイ装置の構成デバイス中に、パリティ
ディスクを用意している事で任意の1台迄の磁気ディス
クが、データ転送中に、一時的なエラーが発生しても、
訂正可能なエラーであれば、データ転送を中断すること
なく処理が進められる。
【0004】このように、容量,データ転送速度に関し
ての飛躍的性能向上を実現したディスクアレイ装置であ
るが、従来の磁気ディスク装置に比べて性能差のギャッ
プが大きすぎ、逆に、ディスクアレイ装置自体の使用方
法を限定してしまう場合がある。
【0005】即ち、フォートラン等に代表される言語に
よる高速,大容量の科学計算専用マシンとしてのみ使用
されることがままある。そこで、このディスクアレイ装
置の高性能を維持したまま、従来の磁気ディスク装置と
同程度の機能をも有するならばディスクアレイ装置のカ
バーする性能レンジが広がり上記問題点も解決できるこ
とになる。
【0006】当該サブシステム内の各磁気ディスク装置
単体を、一論理デバイスとして(従来と同一の定義)使
用する分割モード,各磁気ディスク装置を組み合わせ一
論理デバイスにみせる一括アレイモード,上記2つのモ
ードが混在して存在する混在モードとしての使用を可能
とすることができれば、サブシステムとしての使用効率
を向上させることができる。
【0007】以後の記述でLDとは論理デバイスのこと
を指し (Logical Device),PDとは
LDを構成する各磁気ディスク(Physical D
evice)のことを指す。
【0008】
【従来の技術】図5は、従来のディスクアレイ装置を説
明する図である。従来の、或いは、現在迄のディスクア
レイ装置は、本図に示したように、磁気ディスク(PD
) 1, 該磁気ディスク(PD) 1のデータ転送を
制御するデータ転送制御部(DC) 2とから構成され
る複数の磁気ディスク装置を組み合わせて、一台の論理
デバイス(LD #1) を構成し、元々の磁気ディス
ク装置自体の性能より数段高い性能を得ることを目的と
している。
【0009】即ち、性能が低い磁気ディスク装置からな
るディスクアレイ装置は、性能が中かそれ以上であり,
元々性能の高い磁気ディスク装置によるディスクアレイ
装置ならば、より高性能なスーパー・コンピュータレベ
ルの性能を発揮すことになる。
【0010】
【発明が解決しようとする課題】即ち、同じ磁気ディス
ク装置でも、ディスクアレイ装置として使用されるとユ
ーザ層が上位に移行することになる。上記スーパー・コ
ンピュータレベルのディスクアレイ装置に関して考える
と、一般的なユーザ環境としては、上記スーパー・コン
ピュータのみで運用するところは考えにくい。
【0011】例えば、勤退,事務等の作業でスーパー・
コンピュータとしての性能を要求するということはなく
中程度のもので充分だからである。このようなユーザで
は、科学計算としての大容量/高速転送速度という高性
能での使用から、勤退,事務という中程度の性能までの
処理を行う環境ではディスクアレイ装置も広範囲な性能
レンジを持つことが望ましいが、現在これを実現するも
のはない。
【0012】本発明は上記従来の欠点に鑑み、上記で述
べた様に、より高性能となるように構成されたディスク
アレイ装置であるが、その発揮する性能の融通のなさを
改善し、容量,転送速度共に性能レンジを拡大すること
により、コンピユータシステムのサブシステムとしての
使用効率を向上させことができるディスクアレイ装置を
構築する構成制御方式を提供することを目的とするもの
である。
【0013】
【課題を解決するための手段】図1は本発明の原理説明
図である。上記の問題点は、下記の如くに構成したディ
スクアレイ装置のモード変更方式によって解決される。
【0014】複数のディスク装置 1,2で構成される
ディスクアレイ装置 9において、各ディスク装置 1
,2を単位として、同時にアクセスするディスク装置の
数を設定するデバイスグループレジスタ 30 と、中
央処理装置(CPU) 8 からのデータを、上記デバ
イスグループレジスタ 30 に設定された内容が指示
するディスク装置1,2のグループを単位に分配制御す
るマルチプレクサ 42 とを設けて、中央処理装置(
CPU) 8 から発行される入出力命令が指定するデ
バイスアドレス(LD#i) と、上記デバイスグルー
プレジスタ 30 との内容に基づいて、上記マルチプ
レクサ 42 を制御し、複数のディスク装置全体を1
台の装置とするアレイモード■と、各ディスク装置 1
,2を独立させて動作させる分割モード■と、上記2つ
のモードを混在させる混在モード■とに分けて、該ディ
スクアレイ装置 9を選択的に任意の動作モードで使用
するように構成する。
【0015】
【作用】図1は本発明の原理構成図である。本図におい
て、9 はディスクアレイ装置(ADU) であり、複
数の磁気ディスク(PD) 1で構成される。2 は、
該ディスクアレイ装置(ADU) 9 を構成している
各磁気ディスク(PD) 1からのデータ転送の制御を
主に行うデータ転送制御装置群であり(以後DCと略記
する。)、各磁気ディスク(=PD)1 の数だけ存在
する。3 は対上位インタフェース制御部(以後PCと
略記する。)であり、4 はデータ転送制御回路(以後
ACと略記する。)である。
【0016】該PC 3, 及び、AC 4は、各PD
 1から各DC 2に転送されたデータを、マルチプレ
クサ 42 でコンバインし、上位制御装置(以後DI
Rと略記する。) 7を経由して、ホストの中央処理装
置(CPU)(以下、ホストCPUという) 8 にデ
ータを転送(リード時),あるいは、ホストCPU 8
からDIR 7を経由してきたデータを、各DC 2に
ディストリビュートする(ライト時)等のトータルなデ
ータ転送制御, 及び、DIR 7との間での制御コマ
ンドのやりとりを行う制御部(=PC),及びそのハー
ドウェアである制御回路である。
【0017】本図1は、当該サブシステムがアレイモー
ド■時のものであり、存在する全てのPD 1が組み合
わされて、一論理デバイス(LD #1)を構成してい
る。又、5 はサブシステムの、本発明の構成制御情報
を保持するシェアド・ストレジ・メモリ(以後SSと略
記する。)であり、6 はモードの設定を人手で与える
ためのディップ・スィッチである。サブシステムの構成
モード (動作モード) の設定,変更を行うには、以
下に示す2通りの方法がある。
【0018】a.ホスト・コマンドによる設定指示:ホ
ストCPU 8が発行するコマンドにより構成の変更が
指示される。該ホストコマンドからの指示により、設定
情報は、DIR 7からPC 3に伝達され、更に、構
成情報記憶用メモリであるSS 5に転送される。
【0019】上記PC 3は、当該サブシステム全体の
パワー・オンからの立ち上げ時に、SS 5をチェック
し、デバイスの構成制御情報を知り、デバイスの構成が
変化していたならば、新規の構成に従い、デバイスのイ
ニシャライズ等必要処理を実行する。
【0020】即ち、構成の変更が有効となるのは次回の
立ち上げ時からである。 b.ディップ・スィッチによる設定指示:PC 3の制
御部に具備するディップ・スィッチ 6により、構成の
変更が指示される。コマンドと異なるのは設定情報の取
り込みがディップ・スィッチによることだけである。こ
の場合も変更が有効となるのは次回の立ち上げ時からで
ある。
【0021】上記構成制御情報は、SS 5から読み出
された上記PD 1の数に対応した、例えば、各桁が1
6進数で表現される複数桁が、PC 3内に設けられて
いるデバイスグループレジスタ 30 に設定される。
【0022】該デバイスグループレジスタ 30 に設
定されている各桁の情報が同じ値、例えば、“1”のも
のを、同一のグループと認識して、上記ホストCPU 
8からのデータは、AC 4,DC 2との間で構成さ
れていまマルチプレクサ 42 により、該同一のグル
ープに属するDC2 (PD 1) に分配する。
【0023】具体的には、該デバイスグループレジスタ
 30 に、“11111111”が設定されていると
、全てのPD 1を一台のディスク装置とするアレイモ
ード■と認識され、ホストCPU 8からのデータ (
例えば、8バイト)は、1バイト宛、各DC 2中の、
図示されていないバッファに一時格納されたのち、該8
バイトデータの全ての分配が完了した時点で、複数のP
D 1の同じ物理アドレスに同時に書き込まれる。(ラ
イト時)同様にして、該デバイスグループレジスタ 3
0 に、“12345678”が設定されていると、各
PD 1を独立させ、複数台の磁気ディスク装置として
動作させる分割モード■と認識され、ホストCPU 8
からのデータ (例えば、nバイト)は、一時には、該
ホストCPU 8が発行した入出力命令が指示するデバ
イスアドレス(LD #i) に対応する一つのPD(
LD #i) 1 にのみ転送するように機能する。但
し、該ホストCPU 8の発行する入出力命令が指示す
るデバイスアドレス(LD #1,2, 〜) は、例
えば、実装されている若番位置からの各PD(LD #
1,2, 〜)1 に対応させる。
【0024】同様にして、該デバイスグループレジスタ
 30 に、“11111234”が設定されていると
、最初の5台のPD 1は、同一のグループとして、一
つの論理デバイス(LD #1) として動作し、残り
の3台のPD 1は、それぞれ、独立した磁気ディスク
装置(LD #2,#3,#4) として動作する、所
謂、混在モード■と認識され、ホストCPU 8の発行
する入出力命令が指示するデバイスアドレス(LD #
1) で、上記最初の5台のPD 1が一つのディスク
アレイ装置機能し、該入出力命令が指示するデバイスア
ドレス(LD #2,3,4) で、それぞれ、残りの
各磁気ディスク装置をアクセスするように作用する。
【0025】本発明によれば、ディスクアレイ装置 9
に対して、3種類の動作モード■〜■を設定することに
より、論理デバイス(LD)当たりの容量、転送速度に
幅を持たせことができ、ユーザの使用環境に応じて、該
磁気ディスク装置を効率よく使用することができる効果
がある。
【0026】
【実施例】以下本発明の実施例を図面によって詳述する
。前述の図1は、本発明の原理構成図であり、図2,図
3は本発明の一実施例を示した図であり、図2は分割モ
ードの例を示し、図3は混在モードの例を示し、図4は
マルチプレクサの構成例(アレイモード/分割モード)
を示した図である。
【0027】本発明においては、複数のディスク装置 
1,2で構成されるディスクアレイ装置9において、各
ディスク装置 1,2を単位として、同時にアクセスす
るディスク装置の数を設定するデバイスグループレジス
タ 30 と、ホストCPU 8からのデータを、上記
デバイスグループレジスタ 30 に設定されたディス
ク装置 1,2のグループの単位に分配制御するマルチ
プレクサ 42 とを設けて、ホストCPU 8から発
行される入出力命令が指定するデバイスアドレス (L
D #i)と、上記デバイスグループレジスタ 30 
との内容に基づいて、上記マルチプレクサ 42 を制
御し、複数のディスク装置 1,2全体を1台の装置と
するアレイモード■と、各ディスク装置 1,2を独立
させて動作させる分割モード■と、上記2つのモードを
混在させる混在モード■とに分けて、該ディスクアレイ
装置 9を、選択的に動作させる手段が、本発明を実施
するのに必要な手段である。尚、全図を通して同じ符号
は同じ対象物を示している。
【0028】以下、図1を参照しながら、図2,図3,
 図4によって、本発明のディスクアレイ装置の動作モ
ード設定方式を説明する。 (アレイ・モード)図1はアレイモードの構成であり、
ホストCPU 8からのアクセスはLD#1に対しての
み行われる。この構成において当該ディスクアレイサブ
システム(ADU) 9 は1LD当たりの容量,転送
速度等性能において最大となる。即ち、一般的にm台の
PD 1から1LDが構成されていると容量,及び転送
速度は元々のPD1の性能のm倍迄拡張できる。 (分割モード)図2は各PD 1が各LD #1,#2
, 〜,#m となり、ホストCPU 8からのアクセ
スは各LD毎に別々である。
【0029】即ち、ホストCPU 8からのコマンド実
行指示は、各LD(#1〜#m)のアドレスを指定して
m台のLDに対して可能である。但し各LDに対しては
同時にデータ転送を実行することは不可能である。この
とき当該ディスクアレイ装置は性能においては元々のP
Dと同性能となり従来の磁気ディスク装置と同様の処理
が可能である。
【0030】(混在モード)図3は一例として3台のP
D 1が1LD(LD #1) となり、残りのPD 
1が、それぞれ、独立のLD(LD #n) となって
いる場合の構成例である。
【0031】ホストCPU 8からのアクセスは、上記
分割モードと同様に、各LD毎に別デバイスとして処理
される。このモードでは性能は、上記アレイ・モード■
と分割モード■の中間となる。
【0032】1LDを何台のPD 1で構成するかは、
ユーザ環境により任意に設定できる。即ち、高性能を要
求される場合は、1つの LD として構成するPD数
を増やせば良く、逆に、それほど高性能を必要としない
ときは、1つの LD 当たりのPD数を減らして分割
モードに近づければよい。いづれにしても何台のPD 
1が1LDを構成するかによりサブシステム 9全体の
性能が決まる。
【0033】又、上記各モードの内いづれを選択するか
はユーザ環境に応じて異なる。次に、図1,2に示した
アレイモード■と分割モード■のときの、AC 4,D
C 2, PC 3との間で構成されるマルチプレクサ
 42(図1参照) の構成例について、図4で説明す
る。
【0034】先ず、分割モード■での動作について説明
する。該分割モード■の指定は、特定の命令によって指
示してもよいし、上記SS 5に設定されている構成制
御情報が、全て異なることを検出する回路 (図示せず
) を設けて、自動的に検出するようにしてもよい。
【0035】このようにして、分割モード■が指定され
、SS 5から構成制御情報が読み出され、PC 3内
に設けられているデバイスグループレジスタ 30 に
、例えば、16進数で設定されると、各桁に設けられて
いるデコーダ(DEC) 301 でデコードされ、マ
ルチプレクサ 42 の対応するDC 2へのゲート 
201, 〜を付勢することで、分割モードでのマルチ
プレクサ 42 におけるDC 2の選択制御が行われ
る。
【0036】このとき、DIR 7からのデバイス番号
(LD #i) が、PC 3に設けられているデバイ
ス番号レジスタ 31 に設定され、デコーダ 310
でデコードされることで、該デバイス番号(LD #1
,#2,〜) に対応するデバイス番号線が付勢され、
該デバイス番号(LD #1,#2,〜) に対応した
DC 2に対応するゲート 201, 〜を付勢する。
【0037】従って、分割モード■で動作するとき、ホ
ストCPU 8が発行する入出力命令が指定するデバイ
ス番号(LD #1,#2,〜)に対応したDC 2に
対して、マルチプレクサ 32 のゲート 201, 
〜が開き、該ゲート 201, 〜を介してデータが、
対応するDC 2に転送される。
【0038】次に、アレイモード■の場合のマルチプレ
クサ 42 の選択動作を説明する。上記デバイスグル
ープレジスタ 30 に設定された、構成制御情報の各
桁が同じであることを、例えば、論理積ゲート 302
で検出することにより、当該動作モードがアレイモード
であることが認識できる。勿論、前述のように、ホスト
CPU8から発行される特定の命令によって指示しても
よい。
【0039】デバイス番号レジスタ 31 に設定され
たデバイス番号 LD #iは、デコーダ 311によ
りデコードされると、いずれのデバイス番号 LD #
iの場合でも、全てのDC2に対応するゲート 201
,202, 〜が付勢される。
【0040】上記デバイスグループレジスタ 30 に
設定された、構成制御情報の各桁が同じであることを検
出した信号を、例えば、シフトレジスタ 304を介し
て、各論理和回路 303に入力することにより、DI
R 7からの、例えば、8バイトデータの1バイトを選
択して、データバス 41 に出力されたものを、順番
に、ゲート 201→ゲート 202→ゲート 203
→〜の如くにシフトして、対応するDC 2に転送する
ことができる。
【0041】混在モード■については、構成制御情報に
よって、DC 2を分割するパターンが種々存在するこ
とになるので、あらゆる混在条件について、マルチプレ
クサ 42 を制御する論理回路を構成することは、若
干困難を伴うが、例えば、特定のDC 2のみをアレイ
モード■として使用し、残りのDC 2を分割モード■
として使用するように特定することにより、上記の回路
構成を用いることで、マルチプレクサ 42 を制御で
きることは明らかである。
【0042】このように、本発明は、複数のディスク装
置 1,2で構成されるディスクアレイ装置 9におい
て、各ディスク装置 1,2を単位として、同時にアク
セスするディスク装置の数を設定するデバイスグループ
レジスタ 30 と、ホストCPU 8からのデータを
、上記デバイスグループレジスタ 30 に設定された
内容が指示するディスク装置 1,2のグループを単位
に分配制御するマルチプレクサ 42 とを設けて、ホ
ストCPU 8から発行される入出力命令が指定するデ
バイスアドレス (LD#i)と、上記デバイスグルー
プレジスタ 30 との内容に基づいて、上記マルチプ
レクサ 42 を制御し、複数のディスク装置 1,2
全体を1台の装置とするアレイモード■と、各ディスク
装置 1,2を独立させて動作させる分割モード■と、
上記2つのモードを混在させる混在モード■とに分けて
、該ディスクアレイ装置 9を選択的にを動作させるよ
うにしたところに特徴がある。
【0043】
【発明の効果】以上、詳細に説明したように、本発明の
ディスクアレイ装置の動作モード設定方式は、複数のデ
ィスク装置で構成されるディスクアレイ装置において、
各ディスク装置を単位として、同時にアクセスするディ
スク装置の数を設定するデバイスグループレジスタと、
中央処理装置 (ホストCPU) からのデータを、上
記デバイスグループレジスタに設定された内容が指示す
るディスク装置のグループを単位に分配制御するマルチ
プレクサとを設けて、中央処理装置 (ホストCPU)
から発行される入出力命令が指定するデバイスアドレス
(LD #i) と、上記デバイスグループレジスタと
の内容に基づいて、上記マルチプレクサを制御し、複数
のディスク装置全体を1台の装置とするアレイモード■
と、各ディスク装置を独立させて動作させる分割モード
■と、上記2つのモードを混在させる混在モード■に分
けて、該ディスクアレイ装置を選択的に使用するように
したものであるので、論理デバイス(LD)当たりの容
量, 転送速度に幅を持たせることができ、ユーザはデ
ィスクアレイ装置に対して、柔軟なデバイス構成を設定
して、ユーザの使用環境に応じて、ディスクアレイ装置
を使用することができる効果がある。
【図面の簡単な説明】
【図1】本発明の原理構成図
【図2】本発明の一実施例を示した図(その1)
【図3
】本発明の一実施例を示した図(その2)
【図4】マル
チプレクサの構成例(アレイモード/分割モード)を示
した図
【図5】従来のディスクアレイ装置を説明する図
【符号の説明】
1     磁気ディスク(PD)         
   2     データ転送制御装置(DC) 3     対上位インタフェース制御部(PC)30
    デバイスグループレジスタ    301  
 デコーダ(DEC) 302   論理積回路 31    デバイス番号レジスタ        3
10,311    デコーダ(DEC) 4     データ転送制御回路(AC)      
5     シェアド・ストレジ・メモリ(SS) 6     ディップ・スイッチ          
7     上位制御装置(DIR)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】複数のディスク装置(1,2) で構成さ
    れるディスクアレイ装置(9) において、各ディスク
    装置(1,2) を単位として、同時にアクセスするデ
    ィスク装置の数を設定するデバイスグループレジスタ(
    30)と、中央処理装置(CPU)(8)からのデータ
    を、上記デバイスグループレジスタ(30)に設定され
    た内容が指示するディスク装置(1,2) のグループ
    を単位に分配制御するマルチプレクサ(42)とを設け
    て、中央処理装置(CPU)(8)から発行される入出
    力命令が指定するデバイスアドレス(LD#i) と、
    上記デバイスグループレジスタ(30)との内容に基づ
    いて、上記マルチプレクサ(42)を制御し、複数のデ
    ィスク装置(1,2) 全体を1台の装置とするアレイ
    モード (■) と、各ディスク装置(1,2) を独
    立させて動作させる分割モード(■) と、上記2つの
    モードを混在させる混在モード (■) とに分けて、
    該ディスクアレイ装置(9) を選択的に任意の動作モ
    ードで使用することを特徴とするディスクアレイ装置の
    動作モード設定方式。
JP3147709A 1991-06-20 1991-06-20 ディスクアレイ装置の動作モード設定方式 Pending JPH04370823A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3147709A JPH04370823A (ja) 1991-06-20 1991-06-20 ディスクアレイ装置の動作モード設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3147709A JPH04370823A (ja) 1991-06-20 1991-06-20 ディスクアレイ装置の動作モード設定方式

Publications (1)

Publication Number Publication Date
JPH04370823A true JPH04370823A (ja) 1992-12-24

Family

ID=15436448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3147709A Pending JPH04370823A (ja) 1991-06-20 1991-06-20 ディスクアレイ装置の動作モード設定方式

Country Status (1)

Country Link
JP (1) JPH04370823A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666511A (en) * 1992-10-08 1997-09-09 Fujitsu Limited Deadlock suppressing schemes in a raid system
US6145067A (en) * 1997-11-06 2000-11-07 Nec Corporation Disk array device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666511A (en) * 1992-10-08 1997-09-09 Fujitsu Limited Deadlock suppressing schemes in a raid system
US5696933A (en) * 1992-10-08 1997-12-09 Fujitsu Limited Apparatus for controlling data writing into a disk array system including a data length detecting unit and a writing mode selector
US5848229A (en) * 1992-10-08 1998-12-08 Fujitsu Limited Fault tolerant disk array system for allocating auxillary disks in place of faulty disks
US6145067A (en) * 1997-11-06 2000-11-07 Nec Corporation Disk array device

Similar Documents

Publication Publication Date Title
US5410727A (en) Input/output system for a massively parallel, single instruction, multiple data (SIMD) computer providing for the simultaneous transfer of data between a host computer input/output system and all SIMD memory devices
US7831575B2 (en) Library virtualisation module
JP2558064B2 (ja) I/o装置と拡張記憶装置又は主記憶装置の間でデータを転送する方法
US6131132A (en) High performance peripheral interface
US5761460A (en) Reconfigurable dual master IDE interface
JPH0877066A (ja) フラッシュメモリコントローラ
JP2001051802A (ja) ディスク記憶システムの論理セクタと物理セクタを揃える回路
JPH10232788A (ja) 信号処理装置及びソフトウェア
US5226010A (en) Method and apparatus for simultaneous, interleaved access of multiple memories by multiple ports
JPS6054063A (ja) デ−タ転送システム
US7266621B2 (en) Method and apparatus for high throughput short packet transfers with minimum memory footprint
JPH04370823A (ja) ディスクアレイ装置の動作モード設定方式
JPH08235092A (ja) データ転送制御装置
US5892780A (en) Data storage system and parity generation method for data storage system
JPH05197619A (ja) マルチcpu用メモリ制御回路
US6401151B1 (en) Method for configuring bus architecture through software control
US6425029B1 (en) Apparatus for configuring bus architecture through software control
US6249842B1 (en) Apparatus and method for processing data in a RAID system
JP3579149B2 (ja) コンピュータシステム
JPH01309117A (ja) 磁気デイスク装置
JPS626367A (ja) ネツトワ−ク制御装置
JP3331943B2 (ja) 情報処理装置および入出力制御装置
JPH11143763A (ja) アクセスコンフリクトの処理回路装置
JPH0567022A (ja) 高速データアクセス方式
JP2870285B2 (ja) レジスタ