JPS6047428A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6047428A JPS6047428A JP58155006A JP15500683A JPS6047428A JP S6047428 A JPS6047428 A JP S6047428A JP 58155006 A JP58155006 A JP 58155006A JP 15500683 A JP15500683 A JP 15500683A JP S6047428 A JPS6047428 A JP S6047428A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- ions
- semi
- semiconductor device
- approximately
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
- H10P30/206—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group III-V semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/218—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the implantation in a compound semiconductor of both electrically active and inactive species in the same semiconductor region to be doped n-type or p-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/40—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections
- H10P95/402—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections of silicon bodies
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、半絶縁性砒化ガリウム（ＧａＡｓ）基板を用
いる半導体装置を製造する際に適用して好結果が得られ
る方法に関する。
いる半導体装置を製造する際に適用して好結果が得られ
る方法に関する。
従来技術と問題点
近年、ＧａＡｓ系集積回路或いは光−電気集積回路（Ｏ
ＥＩＣ）等に関する開発及び研究が盛んである。。
ＥＩＣ）等に関する開発及び研究が盛んである。。
一般に、それ等半導体装置には、半絶縁性ＧａＡｓ基板
が使用されていが、このＧａＡｓ基板はシリコン（Ｓｔ
）基板に比較して結晶欠陥が著しく多い。例えば、Ｇａ
Ａｓ基板に於ける転位密度は１０３〜１０５ 〔個／Ｃ
ｍ２）であり、Ｓｉ基板に於けるそれは０である。
が使用されていが、このＧａＡｓ基板はシリコン（Ｓｔ
）基板に比較して結晶欠陥が著しく多い。例えば、Ｇａ
Ａｓ基板に於ける転位密度は１０３〜１０５ 〔個／Ｃ
ｍ２）であり、Ｓｉ基板に於けるそれは０である。
ところで、ＧａＡｓ系半導体装置を製造する場合、半絶
縁性ＧａＡｓ基板に対してイオン注入法を適用し、不純
物イオン、例えばＳｔイオンを１Ｘｌ０１７ （ω−３
〕程度打ち込み、その後、全面に保護膜を形成してから
温度８００（’Ｃ）乃至８５０〔℃〕程度で２０〔分〕
乃至３０〔分〕程度の熱処理をして動作領域を形成し、
その動作領域に素子を作り込むことが行なわれている。
縁性ＧａＡｓ基板に対してイオン注入法を適用し、不純
物イオン、例えばＳｔイオンを１Ｘｌ０１７ （ω−３
〕程度打ち込み、その後、全面に保護膜を形成してから
温度８００（’Ｃ）乃至８５０〔℃〕程度で２０〔分〕
乃至３０〔分〕程度の熱処理をして動作領域を形成し、
その動作領域に素子を作り込むことが行なわれている。
然し乍ら、注入されたＳｔイオンを活性化する為の前記
熱処理を行なうと、Ｓｔイオンが前記半絶縁性ＧａＡｓ
基板中の結晶欠陥にゲッタリング（吸着）され、前記動
作領域内で活性化された不純物の濃度、即ちキャリヤ濃
度が局所的に不均一になり、例えば前記結晶欠陥が存在
する部分ではキャリヤ濃度が５ Ｘ １０” （ｃｍ−
３）にもなってしまう。
熱処理を行なうと、Ｓｔイオンが前記半絶縁性ＧａＡｓ
基板中の結晶欠陥にゲッタリング（吸着）され、前記動
作領域内で活性化された不純物の濃度、即ちキャリヤ濃
度が局所的に不均一になり、例えば前記結晶欠陥が存在
する部分ではキャリヤ濃度が５ Ｘ １０” （ｃｍ−
３）にもなってしまう。
このような動作領域に、ＧａＡｓ系半導体装置の基本的
素子の一つである電界効果トランジスタを形成した場合
、その闇値電圧ｖｔｈにバラツキが発生する。例えば結
晶欠陥がある部分、或いはその近傍に電界効果トランジ
スタのゲート電極が存在した場合、キャリヤ濃度が他の
部分より高いから闇値電圧ｖｔｈは深く （大きく）な
り、また、結晶欠陥がない部分にゲート電極が存在した
場合、キャリヤ濃度は低いから闇値電圧ｖ−ｔｈは浅く
（小さく）なる。そして、動作領域全域に亙り結晶欠
陥の密度に比例して闇値電圧の標準偏差σｖｔｈが大き
くなる。ＧａＡｓ系半導体装置では、電界効果トランジ
スタを高密度に広い面積に亙り集積化したものであるか
ら、或既定値以上に闇値電圧の標準偏差σｖｔｈが大き
くなると装置は動作することができなくなる。
素子の一つである電界効果トランジスタを形成した場合
、その闇値電圧ｖｔｈにバラツキが発生する。例えば結
晶欠陥がある部分、或いはその近傍に電界効果トランジ
スタのゲート電極が存在した場合、キャリヤ濃度が他の
部分より高いから闇値電圧ｖｔｈは深く （大きく）な
り、また、結晶欠陥がない部分にゲート電極が存在した
場合、キャリヤ濃度は低いから闇値電圧ｖ−ｔｈは浅く
（小さく）なる。そして、動作領域全域に亙り結晶欠
陥の密度に比例して闇値電圧の標準偏差σｖｔｈが大き
くなる。ＧａＡｓ系半導体装置では、電界効果トランジ
スタを高密度に広い面積に亙り集積化したものであるか
ら、或既定値以上に闇値電圧の標準偏差σｖｔｈが大き
くなると装置は動作することができなくなる。
また、前記とは別に、半導体装置では、回路を構成する
上で抵抗層が必要であって、これはＧａＡｓ系も例外で
はなく、特に、シート抵抗として１ （ＫΩ〕乃至５
（ＫΩ〕程度の値のものが要求される。
上で抵抗層が必要であって、これはＧａＡｓ系も例外で
はなく、特に、シート抵抗として１ （ＫΩ〕乃至５
（ＫΩ〕程度の値のものが要求される。
この抵抗層をイオン注入法で形成するとした場合、抵抗
層の抵抗値を高くするには不純物濃度を下げることが必
要である。
層の抵抗値を高くするには不純物濃度を下げることが必
要である。
然し乍ら、ＧａＡｓの表面準位が抵抗層表面に容易に形
成されること及び抵抗層の不純物濃度が低いことと相俟
って、表面準位密度に起因する空乏層が抵抗層側へ表面
から延びて来て、抵抗層の電流値を変化させ、従って、
抵抗層の抵抗値にバラツキを生じ、特に高い抵抗値の抵
抗層を得ようとするとその傾向が著しくなる。
成されること及び抵抗層の不純物濃度が低いことと相俟
って、表面準位密度に起因する空乏層が抵抗層側へ表面
から延びて来て、抵抗層の電流値を変化させ、従って、
抵抗層の抵抗値にバラツキを生じ、特に高い抵抗値の抵
抗層を得ようとするとその傾向が著しくなる。
発明の目的
本発明は、半絶縁性ＧａＡｓ基板に不純物を導入して動
作領域を形成しても、その不純物が動作領域全域に均一
に分布し、結晶欠陥に依る闇値電圧のバラツキが発生し
ないように、また、抵抗層の抵抗値を容易に制御するこ
とが可能であるようにする。
作領域を形成しても、その不純物が動作領域全域に均一
に分布し、結晶欠陥に依る闇値電圧のバラツキが発生し
ないように、また、抵抗層の抵抗値を容易に制御するこ
とが可能であるようにする。
発明の構成
本発明の半導体装置の製造方法では、半絶縁性ＧａＡｓ
基板上に保護膜を形成し、次いで、該保護膜を通して前
記半絶縁性ＧａＡｓ基板に酸素イオン或いは水素イオン
など後に半導体装置に悪影響を与えないイオン及び所要
の不純物イオンを注入し、次いで、前記保護膜を残留さ
せたまま熱処理する工程を採ることに依り、動作領域全
域に前記不純物を均一に分布させるようにしている。
基板上に保護膜を形成し、次いで、該保護膜を通して前
記半絶縁性ＧａＡｓ基板に酸素イオン或いは水素イオン
など後に半導体装置に悪影響を与えないイオン及び所要
の不純物イオンを注入し、次いで、前記保護膜を残留さ
せたまま熱処理する工程を採ることに依り、動作領域全
域に前記不純物を均一に分布させるようにしている。
発明の実施例
本発明を実施してＧａＡｓ系半導体装置を作成する場合
について説明する。
について説明する。
先ず、半絶縁（’ｌ Ｇ ａ Ａ ｓ基板上にスパッタ
法或いは熱分解法を通用して保護膜を形成する。この保
護膜の材料としては、例えば二酸化シリコン（ＳｉＯｚ
）、窒化シリコン（Ｓｉ’３Ｎ４）、窒化アルミニウム
（Ａ ｅ Ｎ）等を用いることができるが、ここではＡ
７２Ｎ膜を使用することにする。
法或いは熱分解法を通用して保護膜を形成する。この保
護膜の材料としては、例えば二酸化シリコン（ＳｉＯｚ
）、窒化シリコン（Ｓｉ’３Ｎ４）、窒化アルミニウム
（Ａ ｅ Ｎ）等を用いることができるが、ここではＡ
７２Ｎ膜を使用することにする。
その理由は、ＡＩＮはＧａＡｓと熱膨張係数が略等しい
ので、熱処理時にＡｌ１Ｎ膜とＧａＡｓ基板との界面に
歪みを発生することがなく、しかも、ＧａＡｓとは化学
的に反応せず、安定しているので好ましいことに依る。
ので、熱処理時にＡｌ１Ｎ膜とＧａＡｓ基板との界面に
歪みを発生することがなく、しかも、ＧａＡｓとは化学
的に反応せず、安定しているので好ましいことに依る。
尚、保護膜の厚さは、例えば２０〜３０〔μｍ〕程度で
良い。
良い。
次いで、保護膜を通して水素イオン（Ｈ＋：プロトン・
イオン）を加速電圧例えば３００（Ｋｅ■〕、ドーズ量
例えば１０１４（ｃｍ−２）程度として注入する。
イオン）を加速電圧例えば３００（Ｋｅ■〕、ドーズ量
例えば１０１４（ｃｍ−２）程度として注入する。
次いで、同じく保護膜を通してシリコン・イオン（Ｓｔ
”）を加速電圧例えば８０（ＫｅＶ）、ドーズ量例えば
２Ｘ１０１２（ω−２〕程度として注入する。
”）を加速電圧例えば８０（ＫｅＶ）、ドーズ量例えば
２Ｘ１０１２（ω−２〕程度として注入する。
次いで、保護膜を残留させたまま温度例えば８５０（”
ｃ）程度、時間２０ 〔分〕程度の熱処理を行なう。
ｃ）程度、時間２０ 〔分〕程度の熱処理を行なう。
前記のようにして動作領域が完成されるので、そこに、
通當の技法でソース電極及びドレイン電極、ゲート電極
を形成して電界効果トランジスタを形成する。
通當の技法でソース電極及びドレイン電極、ゲート電極
を形成して電界効果トランジスタを形成する。
第１図は本発明を適用して形成した電界効果トランジス
タと従来技術を適用して形成した電界効果トランジスタ
とに於ける闇値電圧の標準偏差σｖｔｈ及び１１＋ドー
ズ量の関係を表わす線図であって、ＴＰ（実線）は本発
明に依るもの、ＰＡ（破線）は従来技術に依るものを示
している。
タと従来技術を適用して形成した電界効果トランジスタ
とに於ける闇値電圧の標準偏差σｖｔｈ及び１１＋ドー
ズ量の関係を表わす線図であって、ＴＰ（実線）は本発
明に依るもの、ＰＡ（破線）は従来技術に依るものを示
している。
図から判るように、Ｈ＋ドーズ量が増加するにつれて闇
値電圧の標準偏差σｖｔｈは小さくなり、或値以上にな
ると飽和する。
値電圧の標準偏差σｖｔｈは小さくなり、或値以上にな
ると飽和する。
このように、Ｈ＋の注入に依り閾値電圧の標準偏差σｖ
ｔｈのバラツキ幅が小さくなると同時に低くなる原因に
関しては種々な推測が成り立つが、その一つとして次の
ように考えることができる。
ｔｈのバラツキ幅が小さくなると同時に低くなる原因に
関しては種々な推測が成り立つが、その一つとして次の
ように考えることができる。
Ｈ＋を半絶縁性ＧａＡｓ基板中に注入することに依り、
その領域はアモーファス化している。そして、熱処理す
る際、このアモーファス化している領域が再結晶化する
ので、不純物イオンのゲッタリング作用が低減され、該
領域内で均一化される。その結果、該領域内に於けるキ
ャリヤ濃度分布も均一になり、闇値電圧の標準偏差σｖ
ｔｈが小さくなる。 ところで、本発明は、前記したよ
うに、所定領域内のキャリヤ濃度分布を均一化すること
に卓効があることから、抵抗層の抵抗値を安定に一定化
するのにもを効にであり、次に、その実施例について説
明する。
その領域はアモーファス化している。そして、熱処理す
る際、このアモーファス化している領域が再結晶化する
ので、不純物イオンのゲッタリング作用が低減され、該
領域内で均一化される。その結果、該領域内に於けるキ
ャリヤ濃度分布も均一になり、闇値電圧の標準偏差σｖ
ｔｈが小さくなる。 ところで、本発明は、前記したよ
うに、所定領域内のキャリヤ濃度分布を均一化すること
に卓効があることから、抵抗層の抵抗値を安定に一定化
するのにもを効にであり、次に、その実施例について説
明する。
先ず、半絶縁性ＧａＡｓ基板上に、例えば気相成長法を
適用して、高抵抗或いは半絶縁性であるＧａｘＡβｌ−
ｘ Ａ Ｓ半導体層を厚さ例えば４０〜５０（ｎｍ）程
度に成長する。この時、適用する気相成長法としてはハ
ライド法、ＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ
ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏ
ｎ）法、ＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐ
ｉｔａｘｙ）法等を適用して良い。また、Ｘ値は０．２
〜０．６とする。
適用して、高抵抗或いは半絶縁性であるＧａｘＡβｌ−
ｘ Ａ Ｓ半導体層を厚さ例えば４０〜５０（ｎｍ）程
度に成長する。この時、適用する気相成長法としてはハ
ライド法、ＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ
ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏ
ｎ）法、ＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐ
ｉｔａｘｙ）法等を適用して良い。また、Ｘ値は０．２
〜０．６とする。
次いで、スパッタ法を適用して保護膜を厚さ例えば２０
（ｎｍ）乃至４．０（ｎｍ）程度に形成する。この保護
膜の材料は、前記同様、５ｉ０２、Ｓ ｉ ３ Ｎ ４
、ＡｌＮ等から選択して良い。
（ｎｍ）乃至４．０（ｎｍ）程度に形成する。この保護
膜の材料は、前記同様、５ｉ０２、Ｓ ｉ ３ Ｎ ４
、ＡｌＮ等から選択して良い。
次いで、保護膜並びに高抵抗或いは半絶縁性であるＧａ
ｘＡβト。Ａｓ半導体層を通してＨ＋を加 −速電圧３
００ （’ＫｅＶ） 、ドーズ量例えば１０Ｉ４（１０
ｌ４（程度として注入する。 次いで、同じく保護膜並
びにＧａｘＡβｌ−Ｘ Ａ Ｓ半導体層を通してＳｉ＋
を加速電圧を例えば１７５（ＫｅＶ）程度として注入す
る。尚、ドーズ量は必要な抵抗値に対応して選択する。
ｘＡβト。Ａｓ半導体層を通してＨ＋を加 −速電圧３
００ （’ＫｅＶ） 、ドーズ量例えば１０Ｉ４（１０
ｌ４（程度として注入する。 次いで、同じく保護膜並
びにＧａｘＡβｌ−Ｘ Ａ Ｓ半導体層を通してＳｉ＋
を加速電圧を例えば１７５（ＫｅＶ）程度として注入す
る。尚、ドーズ量は必要な抵抗値に対応して選択する。
次いで、保護膜を残留させたまま温度例えば７５０（’
Ｃ）乃至８５０（’Ｃ）程度、時間例えば２０〔分〕程
度に選定して熱処理を行なう。
Ｃ）乃至８５０（’Ｃ）程度、時間例えば２０〔分〕程
度に選定して熱処理を行なう。
これに依り、所定の抵抗値を有する抵抗層を再現性よく
形成することができる。
形成することができる。
第２図は本発明を適用して形成した抵抗層と従来技術を
適用して形成した抵抗層とに於けるシート抵抗値〔Ω−
ロ〕及びＳｔ＋のドーズ量の関係を表わす線図であって
、ＴＰ（実線）は本発明に依るものであり、ＰＡ（破線
）は従来技術に依るものを示している。
適用して形成した抵抗層とに於けるシート抵抗値〔Ω−
ロ〕及びＳｔ＋のドーズ量の関係を表わす線図であって
、ＴＰ（実線）は本発明に依るものであり、ＰＡ（破線
）は従来技術に依るものを示している。
図から判るように、Ｓｔ＋のドーズ量が少なくなるにつ
れてシート抵抗値は増加している。そして、従来技術で
作成された抵抗では、シート抵抗値の増大とともにバラ
ツキも大きくなっている。
れてシート抵抗値は増加している。そして、従来技術で
作成された抵抗では、シート抵抗値の増大とともにバラ
ツキも大きくなっている。
しかも、１０１２ （ｃｍ−２）以下のドーズ量では基
板に於ける一部で高抵抗化し、その抵抗値制御は不可能
な状態になっている。
板に於ける一部で高抵抗化し、その抵抗値制御は不可能
な状態になっている。
これは、ＧａＡｓ基板の表面準位に依る空乏層が抵抗層
へ延びてきて、完全に抵抗層チャネルを遮断した状態で
高抵抗になったものであると考察される。
へ延びてきて、完全に抵抗層チャネルを遮断した状態で
高抵抗になったものであると考察される。
本発明の場合には、Ｓｉ＋のドーズ量の減少につれてシ
ート抵抗値は増加するが基板内に於けるバラツキに然程
の変化は無く、また、制御し得ない程の高抵抗にもなら
ない。
ート抵抗値は増加するが基板内に於けるバラツキに然程
の変化は無く、また、制御し得ない程の高抵抗にもなら
ない。
この理由としては、少ない不純物が全域に亙り均一に分
布していること、保護膜と高抵抗或いは半絶縁性Ｇａｘ
ＡβトウＡｓ半導体層との界面に於ける表面準位密度が
低減されていること、表面準位に基因する空乏層がＧ
ａ Ｘ Ａ Ｉｔ Ｉ−Ｘ Ａ ｓ半導体層で遮断され
ていること等に依ると考えられる。尚、Ａｌ１Ｎ膜−半
絶縁性ＧａＡｓ基板からなる構造でも、かなり表面準位
密度を低下させることが可能ではあるが、Ｇ 、ａ ｘ
Ａ Ａ Ｉ−Ｘ Ａ ｓ半導体層を介挿することに依り
、前記効果は更に向上することが確認されている。
布していること、保護膜と高抵抗或いは半絶縁性Ｇａｘ
ＡβトウＡｓ半導体層との界面に於ける表面準位密度が
低減されていること、表面準位に基因する空乏層がＧ
ａ Ｘ Ａ Ｉｔ Ｉ−Ｘ Ａ ｓ半導体層で遮断され
ていること等に依ると考えられる。尚、Ａｌ１Ｎ膜−半
絶縁性ＧａＡｓ基板からなる構造でも、かなり表面準位
密度を低下させることが可能ではあるが、Ｇ 、ａ ｘ
Ａ Ａ Ｉ−Ｘ Ａ ｓ半導体層を介挿することに依り
、前記効果は更に向上することが確認されている。
前記二つの実施例の何れに於いても、Ｈ＋の注入に依る
半絶縁性ＧａＡｓ基板のアモーファス化が重要な役割を
果しているが、この場合、Ｈ＋に限らず、酸素イオン（
０＋）或いは他のイオンで半導体装置に悪影響を及ぼす
虞がないものであれば使用することができる。また、該
アモーファス化の為のイオン注入は導電性に影響を与え
る不純物イオンの注入の前後いずれの時期に行なっても
良い。
半絶縁性ＧａＡｓ基板のアモーファス化が重要な役割を
果しているが、この場合、Ｈ＋に限らず、酸素イオン（
０＋）或いは他のイオンで半導体装置に悪影響を及ぼす
虞がないものであれば使用することができる。また、該
アモーファス化の為のイオン注入は導電性に影響を与え
る不純物イオンの注入の前後いずれの時期に行なっても
良い。
発明の効果
本発明の半導体装置の製造方法では、半絶縁性ＧａＡｓ
基板に保護膜を形成し、次いで、該保護膜を通して酸素
イオン或いは水素イオンなど後に半導体装置に悪影響を
与えないイオン及び所要の不純物イオンを注入し、次い
で、前記保護膜を残留させたまま熱処理する工程を採る
ことに依り、前記半絶縁性ＧａＡｓ基板に結晶欠陥が存
在していても不純物の分布を均一にすることが可能であ
る為、特性が揃った素子を形成することができ、特に、
多数の電界効果トランジスタの闇値電圧を一定に保つの
有効である。また、同じ理由から、抵抗層の抵抗値を制
御性良く均一化することができ、特に高抵抗値の抵抗層
を容易に且つ再現性良く作成することができる。
基板に保護膜を形成し、次いで、該保護膜を通して酸素
イオン或いは水素イオンなど後に半導体装置に悪影響を
与えないイオン及び所要の不純物イオンを注入し、次い
で、前記保護膜を残留させたまま熱処理する工程を採る
ことに依り、前記半絶縁性ＧａＡｓ基板に結晶欠陥が存
在していても不純物の分布を均一にすることが可能であ
る為、特性が揃った素子を形成することができ、特に、
多数の電界効果トランジスタの闇値電圧を一定に保つの
有効である。また、同じ理由から、抵抗層の抵抗値を制
御性良く均一化することができ、特に高抵抗値の抵抗層
を容易に且つ再現性良く作成することができる。
第１図は闇値電圧の標準偏差σｖｔｈ及びＨ＋のドーズ
量（ｃｓ −２）の関係を説明する為の線図、第２図は
シート抵抗〔Ω−ロ〕及びＳｉ＋のドーズ量（ｃ、−２
）の関係を説明する為の線図である。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 −
量（ｃｓ −２）の関係を説明する為の線図、第２図は
シート抵抗〔Ω−ロ〕及びＳｉ＋のドーズ量（ｃ、−２
）の関係を説明する為の線図である。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 −
Claims (2)
- （１）半絶縁性砒化ガリウム基板上に保護膜を形成し、
次いで、該保護膜を通して前記半絶縁性砒化ガリウム基
板に酸素イオン或いは水素イオンなど後に半導体装置に
悪影響を与えないイオン及び所要の不純物イオンを注入
し、次いで、前記保護膜を残留させたまま熱処理する工
程が含まれてなることを特徴とする半導体装置の製造方
法。 - （２）半絶縁性砒化ガリウム基板上に高抵抗或いは半絶
縁性ガリウム・アルミニウム砒素層を形成し、次いで、
該高抵抗或いは半絶縁性ガリウム・アルミニウム砒素層
」二に保護膜を形成し、次いで、該保護膜並びに前記高
抵抗或いは半絶縁性ガリウム・アルミニウム砒素層を通
して前記半絶縁性砒化ガリウム基板に酸素イオン或いは
水素イオンなど後に半導体装置に悪影響を与えないイオ
ン及び所要の不純物イオンを注入し、次いで、前記保護
膜を残留させたまま熱処理する工程が含まれてなること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58155006A JPS6047428A (ja) | 1983-08-26 | 1983-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58155006A JPS6047428A (ja) | 1983-08-26 | 1983-08-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6047428A true JPS6047428A (ja) | 1985-03-14 |
Family
ID=15596630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58155006A Pending JPS6047428A (ja) | 1983-08-26 | 1983-08-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047428A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4701422A (en) * | 1986-04-07 | 1987-10-20 | Rockwell International Corporation | Method of adjusting threshold voltage subsequent to fabrication of transistor |
| JPS62250635A (ja) * | 1986-04-23 | 1987-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US4713354A (en) * | 1985-02-28 | 1987-12-15 | Oki Electric Industry Co., Ltd. | Method of heat treatment for reduction of dislocation density near III-V substrate surface |
| FR2627901A1 (fr) * | 1988-02-29 | 1989-09-01 | Mitsubishi Electric Corp | Procede de fabrication d'un dispositif a semiconducteur compose comportant une couche conductrice ayant une concentration de dopant uniforme |
| EP3836193A1 (fr) * | 2019-12-12 | 2021-06-16 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Procédé de réalisation d'une couche semiconductrice dopée |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247676A (en) * | 1975-10-14 | 1977-04-15 | Matsushita Electric Ind Co Ltd | Process for production of semiconductor device |
| JPS57186326A (en) * | 1981-05-13 | 1982-11-16 | Nec Corp | Ion implanting method |
| JPS583236A (ja) * | 1981-06-30 | 1983-01-10 | Fujitsu Ltd | ヒ化ガリウム素子製造方法 |
-
1983
- 1983-08-26 JP JP58155006A patent/JPS6047428A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247676A (en) * | 1975-10-14 | 1977-04-15 | Matsushita Electric Ind Co Ltd | Process for production of semiconductor device |
| JPS57186326A (en) * | 1981-05-13 | 1982-11-16 | Nec Corp | Ion implanting method |
| JPS583236A (ja) * | 1981-06-30 | 1983-01-10 | Fujitsu Ltd | ヒ化ガリウム素子製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4713354A (en) * | 1985-02-28 | 1987-12-15 | Oki Electric Industry Co., Ltd. | Method of heat treatment for reduction of dislocation density near III-V substrate surface |
| US4701422A (en) * | 1986-04-07 | 1987-10-20 | Rockwell International Corporation | Method of adjusting threshold voltage subsequent to fabrication of transistor |
| JPS62250635A (ja) * | 1986-04-23 | 1987-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| FR2627901A1 (fr) * | 1988-02-29 | 1989-09-01 | Mitsubishi Electric Corp | Procede de fabrication d'un dispositif a semiconducteur compose comportant une couche conductrice ayant une concentration de dopant uniforme |
| EP3836193A1 (fr) * | 2019-12-12 | 2021-06-16 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Procédé de réalisation d'une couche semiconductrice dopée |
| FR3104808A1 (fr) * | 2019-12-12 | 2021-06-18 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de réalisation d'une couche semiconductrice dopée |
| US12217964B2 (en) | 2019-12-12 | 2025-02-04 | Commissariat à l'énergie atomique et aux énergies alternatives | Doped semiconductor layer forming method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4426767A (en) | Selective epitaxial etch planar processing for gallium arsenide semiconductors | |
| JPS6236000B2 (ja) | ||
| JPS6047428A (ja) | 半導体装置の製造方法 | |
| JPH061786B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62265717A (ja) | ガリウムひ素集積回路用基板の熱処理方法 | |
| JPH0797567B2 (ja) | 薄膜の形成方法 | |
| JPS6327852B2 (ja) | ||
| JPS6216532A (ja) | ＧａＡｓ集積回路の製造方法 | |
| JP3103629B2 (ja) | 砒化化合物半導体装置の製造方法 | |
| JPS5853863A (ja) | 半導体装置の製造方法 | |
| JPH0212875A (ja) | 半導体装置の製造方法 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| US5153703A (en) | Semiconductor device | |
| KR950008254B1 (ko) | AlGaAs/GaAs메사 이종접합 쌍극자 트랜지스터 및 그 제조방법 | |
| JPH04181731A (ja) | 化合物半導体結晶の表面処理方法 | |
| JP2617486B2 (ja) | ▲ｉｉｉ▼−ｖ化合物半導体の熱処理方法 | |
| JPS62250635A (ja) | 半導体装置の製造方法 | |
| JPS6149427A (ja) | 半導体装置の製造方法 | |
| JPH04274320A (ja) | ＧａＡｓ基板中にイオン注入能動層を形成する方法 | |
| JP3103693B2 (ja) | 半導体装置の製造方法 | |
| JPH0590602A (ja) | 半導体記憶素子およびその製法 | |
| JPH02266534A (ja) | 半導体装置の製造方法 | |
| JPH0758700B2 (ja) | 熱処理法 | |
| JPH04137619A (ja) | 半導体装置の製造方法 | |
| JPH03205820A (ja) | 半導体装置の製造方法 |