JPH04372168A - レイアウトパターンデータの作成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は集積回路装置のレイアウ
トに関するものであり、特にゲート分離を行う集積回路
装置のレイアウトに関するものである。

【０００２】

【従来の技術】近年の電気製品のサイクルの短期間化、
他社製品との差別化に伴い、集積回路装置に対して、開
発期間の短期間化、開発コストの低価格化、ユーザーの
独特の機能の実現等の要求が高まっている。これらの要
求に応えるものとして、拡散領域形成工程までを全集積
回路に共通なものとしてあらかじめ製造しておき、配線
の接続でカスタム化を実現するゲートアレイ集積回路装
置がある。

【０００３】図５は、ゲート分離方式のゲートアレイ集
積回路装置１の構成を示す主要概略図であり、集積回路
装置１は、集積回路装置１が必要とする論理機能を実現
するための各種ゲートやフリップフロップ等が構成され
る内部ゲート領域３をその中央部に、また同領域３と外
部とのインターフェイスを行う回路が構成される入出力
バッファ回路領域２をその周辺部にそれぞれ配設してい
る。

【０００４】図６は内部ゲート領域３を実現する基本単
位である基本セルを示す主要概略図である。図に示すよ
うに、Ｐ型拡散領域６とＮ型拡散領域７とは相対して配
設されており、各々の拡散領域上にはゲートポリシリコ
ン４及びゲートポリシリコン５が配設されている。配線
工程以降でゲートポリシリコン４をゲート電極とし、Ｐ
型拡散領域６をソース領域，ドレイン領域とすることに
より、１個のＰチャネルトランジスタ８が構成可能であ
り、また、ゲートポリシリコン５をゲート電極とし、Ｎ
型拡散領域７をソース領域，ドレイン領域とすることに
より、１個のＮチャネルトランジスタ９が構成可能とな
っている。そして図５中の内部ゲート領域３は、図７に
示されるように、図６に示した基本セルが複数個隣接し
て配置されて構成されている。

【０００５】このような集積回路装置１の構成はあらか
じめ決定されており、またこの構成に従って、拡散領域
形成工程まであらかじめ製造されている。そして基本セ
ル間を適切に配線することにより、所望の論理機能を実
現することができるのである。

【０００６】さて、所望の論理機能を実現するために使
用可能な各種ゲートやフリップフロップ等はあらかじめ
ライブラリセルとして用意されている。ライブラリセル
の例として図８に示すシンボルで表されるインバータで
あって、通常の２倍の負荷駆動能力を有するトランジス
タ回路を図９に示す。

【０００７】Ｐチャネルトランジスタ８ａ，８ｂは２個
並列に接続され、Ｎチャネルトランジスタ９ａ，９ｂも
２個並列に接続されている。Ｐチャネルトランジスタ８
ａ，８ｂのソース電極は共通して電源ＶＤＤに、ゲート
電極は共通して入力端子Ａに、ドレイン電極は共通して
出力端子Ｙにそれぞれ接続されている。Ｎチャネルトラ
ンジスタ９ａ，９ｂのソース電極は共通して接地ＧＮＤ
に、ゲート電極は共通して入力端子Ａに、ドレイン電極
は共通して出力端子Ｙに、それぞれ接続されている。

【０００８】このようなトランジスタ回路を実現するた
めのレイアウトパターン図は、図１０に示すように形成
される。

【０００９】それぞれＰチャネルトランジスタ８ａ，８
ｂのソース電極を形成するＰ型拡散領域６ｂ，６ｄはコ
ンタクトホール１２を介して第１層アルミＶＤＤ配線１
０ａと接続され、それぞれＮチャネルトランジスタ９ａ
，９ｂのソース電極を形成するＮ型拡散領域７ｂ，７ｄ
はコンタクトホール１２を介して第１層アルミＧＮＤ配
線１０ｂと接続される。

【００１０】また、それぞれＰチャネルトランジスタ８
ａ，８ｂ及びＮチャネルトランジスタ９ａ，９ｂのゲー
ト電極を形成するポリシリコン４ｂ，４ｃ，５ｂ，５ｃ
はコンタクトホール１２を介して第１層アルミ信号配線
１０ｃと電気的に接続され、第１層アルミ信号配線１０
ｃはスルーホール１３を介して入力信号Ａの接続用端子
を構成している第２層アルミ信号配線１１ａと電気的に
接続されている。

【００１１】Ｐチャネルトランジスタ８ａ及び８ｂのド
レイン電極を形成するＰ型拡散領域６ｃは、コンタクト
ホール１２，第１層アルミ信号配線１０ｄ，スルーホー
ル１３を介して、出力端子Ｙを構成している第２層アル
ミ信号配線１１ｂと電気的に接続されている。Ｎチャネ
ルトランジスタ９ａ及び９ｂのドレイン電極を形成して
いるＮ型拡散領域７ｃもコンタクトホール１２，第１層
アルミ信号配線１０ｅ，スルーホール１３を介して、第
２層アルミ信号配線１１ｂと電気的に接続されている。

【００１２】以上のように４個の基本セル間が配線、接
続されて図９に示すインバータ回路が構成されるが、更
に隣接する基本セルとの電気的分離のための接続が行わ
れる。即ちＰ型拡散領域６ａは、コンタクトホール１２
を介して第１層アルミＶＤＤ配線１０ａと電気的に接続
されたポリシリコンゲート４ａにより分離され、Ｐ型拡
散領域６ｅは、コンタクトホール１２を介して第１層ア
ルミＶＤＤ配線１０ａと電気的に接続されたポリシリコ
ンゲート４ｄにより分離され、Ｎ型拡散領域７ａは、コ
ンタクトホール１２を介して第１層アルミＧＮＤ配線１
０ｂと電気的に接続されたポリシリコンゲート５ａによ
り分離され、Ｎ型拡散領域７ｅは、コンタクトホール１
２を介して第１層アルミＧＮＤ配線１０ｂと電気的に接
続されたポリシリコンゲート５ｄにより分離されている
。このようにして図９に示すインバータ回路を１個構成
するのに必要な基本セルの集合が占める領域は、セル枠
１４として表すことが出来る。

【００１３】図９に示すインバータ回路を、集積回路装
置１において多数形成する場合、その配置はセル枠１４
を用いて以下のように行われる。

【００１４】図１１は従来のゲートアレイ集積回路装置
のマスクデータ作成フロー概略図である。

【００１５】まずユーザーは所望の機能を実現するよう
に図８に示すようなシンボルを用いて論理設計を行う。 この論理設計結果である論理接続情報を基に、図５に示
す集積回路装置１上に、配置配線用データを配置する。 この配置配線用データは、図１２に示すようにセル枠１
４と入力端子Ａの位置を示す端子位置情報１５と出力端
子Ｙの位置を示す端子位置情報１６とを備えるものであ
る。

【００１６】配置はセル枠１４同士が隣接するかあるい
は基本セルの整数倍の間隔をあけて近接して配置される
。例えば図１２に示すセル枠１４が隣接して配置された
場合を図１３に示す。次にこの様に配置されたセル間の
配線が行われる。更に各セル枠１４をセルライブラリに
記憶されたセルレイアウトパターンデータ（例えば図１
０のセル枠１４の内部での配線、接続のデータ）を用い
て置き換える。例えば図１３に示された２つのセル枠１
４に、それぞれ図１０に示されるセルレイアウトパター
ンデータを与え、図１３に示された配置配線用データを
図１４に示されたレイアウトパターンデータに置き換え
る。そしてこのレイアウトパターンデータについて、カ
スタム化された製造工程のマスクパターンデータを作成
する。このように、従来のゲート分離方式のゲートアレ
イ集積回路装置は７個の基本セルを使用することにより
、２個の、負荷駆動能力が標準の２倍のインバータ回路
が実現されていた。

【００１７】

【発明が解決しようとする課題】しかし従来のゲート分
離方式のゲートアレイ集積回路装置では、セル枠１４の
境界において必ずゲート分離を行っていたので、レイア
ウトに必要な面積が大きくなるという問題点があった。 例えば図１４に示したレイアウトパターンでは、左側の
セル枠１４においてゲートポリシリコン４ｄがＰ型拡散
領域６ｄ，６ｅの２つを電気的に分離している。しかし
左側のセル枠１４に属するＰ型拡散領域６ｅは、右側の
セル枠１４に属するＰ型拡散領域６ｂの一部を兼ねてお
り、これと同電位となっている。しかも右側のセル枠１
４に属するＰ型拡散領域６ｂは第１層アルミＶＤＤ配線
１０ａと接続されており、左側のＰ型拡散領域６ｄと同
電位となっている。従って元々Ｐ型拡散領域６ｄ，６ｅ
は互いに電気的に分離される必要はない。またＰ型拡散
領域６ｅを設ける必要もない。このようにセル分離用ゲ
ートの両側に同電位の拡散領域がある場合でも、それぞ
れの拡散領域用のレイアウト領域を必要とするので、同
一の機能を実現する場合に多くのレイアウト面積を占有
する必要があり、集積回路装置上に搭載多能なセル数す
なわち回路数の低下を引き起こすという問題点があった
。

【００１８】本発明は上記の様な問題点を解消するため
になされたもので、搭載可能回路数を増大させた、すな
わち集積度の高いゲート分離方式のゲートアレイ集積回
路装置を得ることを目的とする。

【００１９】

【課題を解決するための手段】この発明のレイアウトパ
ターンデータの作成方法は、（ａ）基本セルの複数によ
って構成される論理機能の一単位及び前記一単位を電気
的に分離するために前記一単位の近傍に設けられた他の
基本セルが占める領域を示すセル枠と、前記セル枠の内
部における入力端子、出力端子、電源配線及び基本セル
の位置に関する情報とを有する配置配線用データを用い
、前記セル枠を近接して配置し、（ｂ）前記工程（ａ）
によって近接する前記セル枠の、互いに異なるセル枠に
属して近接する前記他の基本セルに対し互いに同様の電
位が与えられているという条件を満足するかどうかを判
断し、（ｃ）前記工程（ｂ）における条件を満足した場
合には前記近接する前記他の基本セルを重ねるように、
近接する前記セル枠を再配置し、（ｄ）前記工程（ｃ）
までの工程によって配置された前記セル枠の各々に、前
記セル枠の内部における配線及び接続の位置に関する情
報を有する単位レイアウトパターンデータを与えてレイ
アウトパターンデータを得て、（ｅ）前記工程（ｃ）に
よって重ねられた前記他の基本セルの配線及び接続を前
記レイアウトパターンデータ上において除去する。

【００２０】

【作用】本発明においては近接するセル枠の各々の境界
近傍において近接する、論理機能の一単位を電気的に分
離するための基本セルに互いに同電位が与えられている
場合には、これら近接するセル枠同士を電気的に分離す
る必要はない。従ってレイアウトパターンデータ上にお
いて電気的に分離するための基本セルを除去し、セル枠
同士が重なるようにセル枠を再配置する。

【００２１】

【実施例】図１は本発明の一実施例によるゲート分離方
式ゲートアレイ集積回路装置のマスクデータ作成フロー
概略図である。ユーザーは所望の機能を実現するように
図８に示すようなシンボルを用いて論理設計を行う。こ
の論理設計結果である論理接続情報を基に、図５に示す
集積回路装置１上に、図１２に示すような配置配線デー
タの配置を行う。このセルの配置は、第１配置と第２配
置の２回の配置が行われる。

【００２２】まず第１配置は、従来の場合のセルの配置
と同様に、セル枠１４同士が隣接するようにあるいは基
本セルの整数倍の間隔あけて近接して配置される。この
第１配置は従来のセルの配置と同様の配置が行われるの
で、その配置結果も同様になる。従って、第１配置の実
行結果は、図１３に示す従来の場合の配置実行結果と同
一になる。

【００２３】次に、第２配置では、第１配置の結果、セ
ルが左右に隣接して配置され、左側に配置されたセルの
右方のセル分離用ゲートの左側の拡散領域と、右側に配
置されたセルの左方のセル分離用ゲートの右側の拡散領
域との両方が、同電位の電源と電気的に接続される場合
、図２に示すように１基本セル分重ねて再配置する。 配置配線用データは電源配線のパターンをも情報として
備えており、基本セルはどのセル枠内においても同形で
あるのでこのような再配置が可能となる。領域Ｃは重な
った部分を示す。

【００２４】例えば図１０に示されるようなセルレイア
ウトパターンデータを備えたセルを隣接して配置させた
場合には、図１４において左側のセル内のＰ型拡散領域
６ｄ，６ａ，ゲートポリシリコン４ｄ及び右側のセル内
のＰ型拡散領域６ｅ，６ｂは全て同電位であるので、左
側のセル内のゲートポリシリコン４ｄが構成する１基本
セル分を重ねて配置しても、全体の動作に影響は与えな
い。

【００２５】そしてその後にこの配置結果を基にセル間
の自動配線を行う。この自動配線結果における配置配線
用データを、従来の場合と同様にしてセルライブラリ中
のセルレイアウトパターンデータと置き換える。

【００２６】次に上記のようにセルの再配置を行ったセ
ルレイアウトパターンデータの集合について、前処理を
行い、重ね合わせ部分のセルレイアウトパターンデータ
の除去を行う。例えば図２に示した第２配置の結果、左
側に配置されたセルを図１０に示したセルレイアウトパ
ターンへ置き換える時に除去されるのは、図１０の中の
Ｐ型拡散領域６ｅ、Ｎ型拡散領域７ｅ、セル分離用ゲー
ト４ｄ，５ｄ、分離用ゲート４ｄ，５ｄを第１層アルミ
ＶＤＤ配線１０ａと第１層アルミＧＮＤ配線１０ｂにそ
れぞれ電気的に接続するためのコンタクトホール１２、
第１層アルミＶＤＤ配線１０ａ及び第１層アルミＧＮＤ
配線１０ｂがそれぞれ分離用ゲート４ｄ，５ｄと接続す
るために延長した部分である。また、右側に配置された
セルを図１０に示したセルレイアウトパターンへ置き換
える時に除去されるのは、図１０中のＰ型拡散領域６ａ
、Ｎ型拡散領域７ａ、セル分離用ゲート４ａ，５ａ、分
離用ゲート４ａ，５ａを第１層アルミＶＤＤ配線１０ａ
と第１層アルミＧＮＤ配線１０ｂにそれぞれ電気的に接
続するためのコンタクトホール１２、第１層アルミＶＤ
Ｄ配線１０ａ及び第１層アルミＧＮＤ配線１０ｂがそれ
ぞれ分離用ゲート４ａ，５ａと接続するために延長した
部分である。

【００２７】これらの前処理を終えた後に得られたレイ
アウトパターン図を図３に示す。この図からわかるよう
に、本実施例によればゲート分離方式のゲートアレイ集
積回路装置において６個の基本セルを使用することによ
り２個の負荷駆動能力が標準の２倍のインバータ回路を
実現することができる。

【００２８】図１に戻って、この後、カスタム化を行っ
た製造工程のレイアウトパターンについてマスクパター
ンデータの作成が行われる。

【００２９】なお、上記実施例では、第１配置の実行の
結果が図１３に示すように２個のセルが隣接するように
なったときに第２配置を実行した場合について示したが
、例えば、図４に示すように基本セルの整数倍の間隔を
あけて近接して配置された場合について、第２配置を実
行してもよく、上記実施例と同様の効果を奏する。

【００３０】また、上記実施例では、隣接して配置され
たセルが同一のセルである場合について示したが、異な
るセルの場合についても、電気的に分離するための基本
セルに互いに同電位が与えられている限り上記実施例と
同様の効果を奏する。

【００３１】

【発明の効果】以上のように本発明におけるレイアウト
データの作成方法は、セルの配置において、近接する分
離用基本セルに同電位が与えられた場合、その基本セル
が重なるように再配置するので、搭載可能ゲート数を増
大させることができ、レイアウト効率がよくなり、集積
度の高い集積回路装置が得られる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例によるゲート分離方式ゲート
アレイ半導体集積回路装置のマスクデータ作成フロー概
略図である。

【図２】本発明の一実施例による図１１のセル配置結果
を示す図である。

【図３】本発明の一実施例による配置結果のレイアウト
パターンを示す図である。

【図４】ゲート分離方式のゲートアレイ集積回路装置の
構成を示す主要概略図である。

【図５】ゲート分離方式のゲートアレイ集積回路装置の
構成を示す主要概略図である。

【図６】基本セルを示す主要概略図である。

【図７】ゲートアレイ集積回路装置の内部回路を実現す
るための基本セル列領域の１部を示す主要概略図である
。

【図８】負荷駆動能力を２倍にしたインバータ回路のシ
ンボル図である。

【図９】負荷駆動能力を２倍にしたインバータ回路のト
ランジスタ回路図である。

【図１０】負荷駆動能力を２倍にしたインバータ回路の
レイアウトパターンの主要概略図である。

【図１１】従来のゲートアレイ集積回路装置のマスクデ
ータ作成フロー概略図である。

【図１２】図１０に示したセルの配置配線用データを示
した図である。

【図１３】図１１のセルの従来の配置結果を示す図であ
る。

【図１４】図１３に示した従来の配置結果のレイアウト
パターンを示す図である。

【符号の説明】

１　　集積回路装置 ４ａ，４ｄ　　Ｐチャネルトランジスタ用ゲートポリシ
リコン ５ａ，５ｄ　　Ｎチャネルトランジスタ用ゲートポリシ
リコン ６ｅ　　Ｐ型拡散領域 ７ｅ　　Ｎ型拡散領域 １０ａ　　第１層アルミＶＤＤ配線 １０ｂ　　第１層アルミＧＮＤ配線 １２　　コンタクトホール １４　　セル枠

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　（ａ）基本セルの複数によって構成さ
   れる論理機能の一単位及び前記一単位を電気的に分離す
   るために前記一単位の近傍に設けられた他の基本セルが
   占める領域を示すセル枠と、前記セル枠の内部における
   入力端子、出力端子、電源配線及び基本セルの位置に関
   する情報とを有する配置配線用データを用い、前記セル
   枠を近接して配置する工程と、（ｂ）前記工程（ａ）に
   よって近接する前記セル枠の、互いに異なるセル枠に属
   して近接する前記他の基本セルに対し互いに同様の電位
   が与えられているという条件を満足するかどうかを判断
   する工程と、（ｃ）前記工程（ｂ）における条件を満足
   した場合には前記近接する前記他の基本セルを重ねるよ
   うに、近接する前記セル枠を再配置する工程と、（ｄ）
   前記工程（ｃ）までの工程によって配置された前記セル
   枠の各々に、前記セル枠の内部における配線及び接続の
   位置に関する情報を有する単位レイアウトパターンデー
   タを与えてレイアウトパターンデータを得る工程と、（
   ｅ）前記工程（ｃ）によって重ねられた前記他の基本セ
   ルの配線及び接続を前記レイアウトパターンデータ上に
   おいて除去する工程と、を備えるレイアウトパターンデ
   ータの作成方法。