JPH04373047A - メモリ診断方式 - Google Patents
メモリ診断方式Info
- Publication number
- JPH04373047A JPH04373047A JP3150733A JP15073391A JPH04373047A JP H04373047 A JPH04373047 A JP H04373047A JP 3150733 A JP3150733 A JP 3150733A JP 15073391 A JP15073391 A JP 15073391A JP H04373047 A JPH04373047 A JP H04373047A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- memory block
- data bus
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はメモリ診断方式、特に複
数の記憶ブロックに分散されたメモリの診断方式に関す
る。
数の記憶ブロックに分散されたメモリの診断方式に関す
る。
【０００２】
【従来の技術】従来この種のメモリ診断方式は、プロセ
ッサにより記憶部の全ブロックに書き込み後、全ブロッ
クを読み出し比較する必要があった。
ッサにより記憶部の全ブロックに書き込み後、全ブロッ
クを読み出し比較する必要があった。
【０００３】
【発明が解決しようとする課題】上述した従来のメモリ
診断方式では、診断時間が長いという問題がある。
診断方式では、診断時間が長いという問題がある。
【０００４】
【課題を解決するための手段】本発明のメモリ診断方式
は、Ｎ個の記憶ブロックを有する記憶手段と、前記記憶
手段に書き込み，読み出しを可能とするプロセッサと、
プロセッサより書き込み可能な診断指示レジスタと、Ｎ
個の記憶ブロックとプロセッサとを接続するデータバス
と、前記診断指示レジスタがセット状態にあるときには
プロセッサの記憶ブロック書き込み動作時にプロセッサ
の出力を前記データバスに出力するのを抑えるデータバ
ス切り離し手段と、記憶ブロックに対して前記データバ
スにデータを出力するよう指示する記憶ブロック出力制
御手段とを有することを特徴とする。
は、Ｎ個の記憶ブロックを有する記憶手段と、前記記憶
手段に書き込み，読み出しを可能とするプロセッサと、
プロセッサより書き込み可能な診断指示レジスタと、Ｎ
個の記憶ブロックとプロセッサとを接続するデータバス
と、前記診断指示レジスタがセット状態にあるときには
プロセッサの記憶ブロック書き込み動作時にプロセッサ
の出力を前記データバスに出力するのを抑えるデータバ
ス切り離し手段と、記憶ブロックに対して前記データバ
スにデータを出力するよう指示する記憶ブロック出力制
御手段とを有することを特徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００６】図１は本発明の一実施例を示すブロック図
であり、プロセッサ１と、複数個の記憶ブロック３，４
…５と、データバス２と、診断指示レジスタ６と、デー
タバス切り離し手段７と、記憶ブロック出力制御手段８
とから構成されている。プロセッサ１は、記憶ブロック
、３，４…５を診断する場合に、まず記憶ブロック３に
データを書き込む。そして、診断指示レジスタ６をセッ
トすると、データバス切り離し手段７によりプロセッサ
１はデータバス２と切り離される。この状態で記憶ブロ
ック４にプロセッサ１より書き込み動作を指示すると、
記憶ブロック出力制御手段８により記憶ブロック３に出
力制御信号９がセットされ、データバス２上に記憶ブロ
ック３の対応するアドレスの内容が出力される。データ
バス２に出力されるデータがプロセッタ１のデータから
記憶ブロック３のデータに変わっただけで、その他の動
作は診断レジスタ６がセットされていない時と同様であ
るので、記憶ブロック４には記憶ブロック３に既に書き
込まれているデータが書き込まれる。
であり、プロセッサ１と、複数個の記憶ブロック３，４
…５と、データバス２と、診断指示レジスタ６と、デー
タバス切り離し手段７と、記憶ブロック出力制御手段８
とから構成されている。プロセッサ１は、記憶ブロック
、３，４…５を診断する場合に、まず記憶ブロック３に
データを書き込む。そして、診断指示レジスタ６をセッ
トすると、データバス切り離し手段７によりプロセッサ
１はデータバス２と切り離される。この状態で記憶ブロ
ック４にプロセッサ１より書き込み動作を指示すると、
記憶ブロック出力制御手段８により記憶ブロック３に出
力制御信号９がセットされ、データバス２上に記憶ブロ
ック３の対応するアドレスの内容が出力される。データ
バス２に出力されるデータがプロセッタ１のデータから
記憶ブロック３のデータに変わっただけで、その他の動
作は診断レジスタ６がセットされていない時と同様であ
るので、記憶ブロック４には記憶ブロック３に既に書き
込まれているデータが書き込まれる。
【０００７】このように診断指示レジスタ６をセットし
た状態で、記憶ブロックＭにデータを書き込み指示する
と、データバス２上には記憶ブロック（Ｍ−１）のデー
タが出力されているので、記憶ブロック（Ｍ−１）のデ
ータが記憶ブロックＭに書き込まれる。
た状態で、記憶ブロックＭにデータを書き込み指示する
と、データバス２上には記憶ブロック（Ｍ−１）のデー
タが出力されているので、記憶ブロック（Ｍ−１）のデ
ータが記憶ブロックＭに書き込まれる。
【０００８】よってプロセッサ１が記憶ブロック３，４
…５まで書き込み動作指示を繰り返すと、記憶ブロック
３の内容が記憶ブロック５にまで次々に転送される。
…５まで書き込み動作指示を繰り返すと、記憶ブロック
３の内容が記憶ブロック５にまで次々に転送される。
【０００９】プロセッサ１は診断指示レジスタ６をリセ
ット後、記憶ブロック５の値を読み出し、記憶ブロック
３に書き込んだ値と比較する。これですべて一致すれば
記憶ブロックすべてに故障がないことがわかる。
ット後、記憶ブロック５の値を読み出し、記憶ブロック
３に書き込んだ値と比較する。これですべて一致すれば
記憶ブロックすべてに故障がないことがわかる。
【００１０】
【発明の効果】以上説明したように本発明は、最初に書
き込まれた記憶ブロックのデータが、最後の記憶ブロッ
クにまで順送りで転送される構成としたため、最後の記
憶ブロックの内容が最初の記憶ブロックに書き込んだ内
容と一致することを確認するだけで記憶ブロック全領域
を診断したことになるので、記憶部の診断時間は記憶ブ
ロックの分割数が多ければ従来技術に比べて半分になる
という効果がある。
き込まれた記憶ブロックのデータが、最後の記憶ブロッ
クにまで順送りで転送される構成としたため、最後の記
憶ブロックの内容が最初の記憶ブロックに書き込んだ内
容と一致することを確認するだけで記憶ブロック全領域
を診断したことになるので、記憶部の診断時間は記憶ブ
ロックの分割数が多ければ従来技術に比べて半分になる
という効果がある。
【図１】本発明の一実施例のブロック図である。
１ プロセッサ
２ データバス
３，４，５ 記憶ブロック
６ 診断指示レジスタ
７ データバス切り離し手段
８ 記憶ブロック出力制御手段
９，１０ 出力制御信号
１１ アドレス信号
Claims (1)
- 【請求項１】 Ｎ個の記憶ブロックを有する記憶手段
と、前記記憶手段に書き込み，読み出しを可能とするプ
ロセッサと、プロセッサより書き込み可能な診断指示レ
ジスタと、Ｎ個の記憶ブロックとプロセッサとを接続す
るデータバスと、前記診断指示レジスタがセット状態に
あるときにはプロセッサの記憶ブロック書き込み動作時
にプロセッサの出力を前記データバスに出力するのを抑
えるデータバス切り離し手段と、記憶ブロックに対して
前記データバスにデータを出力するよう指示する記憶ブ
ロック出力制御手段とを有することを特徴とするメモリ
診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3150733A JPH04373047A (ja) | 1991-06-24 | 1991-06-24 | メモリ診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3150733A JPH04373047A (ja) | 1991-06-24 | 1991-06-24 | メモリ診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04373047A true JPH04373047A (ja) | 1992-12-25 |
Family
ID=15503231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3150733A Pending JPH04373047A (ja) | 1991-06-24 | 1991-06-24 | メモリ診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04373047A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009289374A (ja) * | 2008-05-30 | 2009-12-10 | Elpida Memory Inc | 半導体記憶装置、及び該半導体記憶装置のテスト方法 |
-
1991
- 1991-06-24 JP JP3150733A patent/JPH04373047A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009289374A (ja) * | 2008-05-30 | 2009-12-10 | Elpida Memory Inc | 半導体記憶装置、及び該半導体記憶装置のテスト方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001167005A (ja) | メモリ診断方法とメモリ診断回路および半導体記憶装置 | |
| JPH04373047A (ja) | メモリ診断方式 | |
| JPS5819800A (ja) | 揮発性記憶装置の動作方法 | |
| JPH0581145A (ja) | Ｅｅｐｒｏｍへのデータ書き込み回路 | |
| JPH04275654A (ja) | 情報処理装置の記憶部診断方式 | |
| JPH04167039A (ja) | データ書き込み方式 | |
| JPH08328995A (ja) | Ｄｍａ転送方式およびｄｍａ転送方法 | |
| JPH0399326A (ja) | マイクロプログラムローデイング方法とローデイング制御装置と情報処理装置と情報処理システム | |
| JPH09269896A (ja) | ファームｃｐｕのブート方法 | |
| JPS5985557A (ja) | フアイル制御システム | |
| JP2845746B2 (ja) | マイクロプログラム制御装置 | |
| JPH05210566A (ja) | メモリ装置及びメモリのデータ読取り／書込み方法 | |
| JP2888062B2 (ja) | 情報処理装置 | |
| JPS62232034A (ja) | フア−ムウエアロ−ド方式 | |
| JPS63282852A (ja) | ２重化処理システムにおける予備系診断方式 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH0341849B2 (ja) | ||
| JPH03182949A (ja) | 計算機システムにおける主記憶装置の診断方式 | |
| JPH01303531A (ja) | 複数ユニット・スキャン制御方式 | |
| JPH0423150A (ja) | 半導体ディスク装置におけるメモリ制御装置およびそのメモリ制御方法 | |
| JPS5854421B2 (ja) | 情報処理装置 | |
| JPH0217549A (ja) | データ処理装置 | |
| JPS62168241A (ja) | マイクロプログラム制御装置 | |
| JPH04311247A (ja) | バス制御装置 | |
| JPH02266450A (ja) | 主記憶装置の試験方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010130 |