JPH0437504B2 - - Google Patents
Info
- Publication number
- JPH0437504B2 JPH0437504B2 JP8033486A JP8033486A JPH0437504B2 JP H0437504 B2 JPH0437504 B2 JP H0437504B2 JP 8033486 A JP8033486 A JP 8033486A JP 8033486 A JP8033486 A JP 8033486A JP H0437504 B2 JPH0437504 B2 JP H0437504B2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- data
- recording voltage
- generating means
- pulse train
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007704 transition Effects 0.000 claims description 23
- 238000001514 detection method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
(技術分野)
本発明はデジタルデータの記録・再生装置に係
り、特には、カセツトテープ等を用いたデジタル
データの記録・再生装置に関する。
り、特には、カセツトテープ等を用いたデジタル
データの記録・再生装置に関する。
(従来技術)
従来、パーソナルコンピユータ等の外部記憶装
置として、ビツト当たりの単価が安く、しかも、
一般に普及しているカセツトテープレコーダが広
く用いられている。このような外部記憶装置への
記録方式には、トーンバースト方式や周波数シフ
トキーイング(FSK)方式などがある。これら
の方式は、いずれもデジタルデータをアナログ信
号に変換して記録するものであるために、1個の
データパルスを記録・再生するのに要する時間が
長くなるという問題点がある。
置として、ビツト当たりの単価が安く、しかも、
一般に普及しているカセツトテープレコーダが広
く用いられている。このような外部記憶装置への
記録方式には、トーンバースト方式や周波数シフ
トキーイング(FSK)方式などがある。これら
の方式は、いずれもデジタルデータをアナログ信
号に変換して記録するものであるために、1個の
データパルスを記録・再生するのに要する時間が
長くなるという問題点がある。
一方、データパルス列をそのまま記録する方式
も考えられるが、この方式によれば、カセツトテ
ープレコーダの特性上、DC成分の再生が行われ
ないために、データパルス列の『0』,『1』の比
率によつて再生信号のDCレベルが変動し、デー
タ復元のための『0』,『1』のしきい値が一定し
なくなり、安定な再生が行えないという問題点が
ある。この問題点を第5図に従つて、さらに詳し
く説明する。同図aは記録されるデータパルス
列、同図bはカセツトテープレコーダ等の記憶装
置への印加電圧(ただし、フイルタリングしてい
ないもの)を示している。このような記録データ
を再生した場合、その再生信号のDCレベルは、
同図cに示すように、データパルス列の『0』,
『1』の比率に応じて変移する。その結果、再生
信号は同図dに示すように、『0』の比率が高く
なるとそのレベルが下降し、逆に、『1』の比率
が高くなるとそのレベルが上昇する。その結果、
同図に示すA,B部分において、再生信号がしき
い値以下になつて、データパルスが正しく復元さ
れなくなる。
も考えられるが、この方式によれば、カセツトテ
ープレコーダの特性上、DC成分の再生が行われ
ないために、データパルス列の『0』,『1』の比
率によつて再生信号のDCレベルが変動し、デー
タ復元のための『0』,『1』のしきい値が一定し
なくなり、安定な再生が行えないという問題点が
ある。この問題点を第5図に従つて、さらに詳し
く説明する。同図aは記録されるデータパルス
列、同図bはカセツトテープレコーダ等の記憶装
置への印加電圧(ただし、フイルタリングしてい
ないもの)を示している。このような記録データ
を再生した場合、その再生信号のDCレベルは、
同図cに示すように、データパルス列の『0』,
『1』の比率に応じて変移する。その結果、再生
信号は同図dに示すように、『0』の比率が高く
なるとそのレベルが下降し、逆に、『1』の比率
が高くなるとそのレベルが上昇する。その結果、
同図に示すA,B部分において、再生信号がしき
い値以下になつて、データパルスが正しく復元さ
れなくなる。
(発明の目的)
本発明は、このような事情に鑑みてなされたも
のであつて、カセツトテープ等を用いてデジタル
データを迅速に記録することができるとともに、
記録データの再生を正確に行うことができるデジ
タルデータの記録・再生装置を提供することを目
的としている。
のであつて、カセツトテープ等を用いてデジタル
データを迅速に記録することができるとともに、
記録データの再生を正確に行うことができるデジ
タルデータの記録・再生装置を提供することを目
的としている。
(発明の構成)
本発明は、このような目的を達成するために、
次のような構成をとる。
次のような構成をとる。
第1図は、第1の発明に係るデジタルデータの
記録・再生装置の構成を示したブロツク図であ
る。
記録・再生装置の構成を示したブロツク図であ
る。
同図aはデジタルデータの記録部を、同図bは
デジタルデータの再生部をそれぞれ示している。
デジタルデータの再生部をそれぞれ示している。
デジタルデータの記録部は次のように構成され
ている。
ている。
記録されるデータパルス列は、データ比率検出
手段2に与えられる。データ比率検出手段2は、
データパルス列の『0』,『1』の比率を検出す
る。
手段2に与えられる。データ比率検出手段2は、
データパルス列の『0』,『1』の比率を検出す
る。
データ比率検出手段2の出力は、『0』記録電
圧発生手段4と『1』記録電圧発生手段6とに与
えられる。前記両記録電圧発生手段4,6は、デ
ータパルス列の『0』,『1』の比率に応じて記録
電圧をそれぞれ可変させる。
圧発生手段4と『1』記録電圧発生手段6とに与
えられる。前記両記録電圧発生手段4,6は、デ
ータパルス列の『0』,『1』の比率に応じて記録
電圧をそれぞれ可変させる。
前記各記録電圧発生手段4,6の出力は、記録
電圧選択手段8に与えられる。記録電圧選択手段
8は、前記記録されるデータが『0』または
『1』であるかに応じて、前記『0』記録電圧発
生手段4または『1』記録電圧発生手段6のいず
れか一方の記録電圧を選択して出力する。
電圧選択手段8に与えられる。記録電圧選択手段
8は、前記記録されるデータが『0』または
『1』であるかに応じて、前記『0』記録電圧発
生手段4または『1』記録電圧発生手段6のいず
れか一方の記録電圧を選択して出力する。
一方、デジタルデータの再生部は、再生信号の
『0』→『1』および『1』→『0』の遷移を所
定のしきい値によつて検出して、記録されたデー
タパルス列を復元するデータ遷移検出手段10を
具備している。具体的には、前記データ遷移検出
手段10は、再生信号の『0』→『1』および
『1』→『0』の遷移を、それぞれ対応して個別
に設定されたしきい値によつて検出して、記録さ
れたデータパルス列を復元する。
『0』→『1』および『1』→『0』の遷移を所
定のしきい値によつて検出して、記録されたデー
タパルス列を復元するデータ遷移検出手段10を
具備している。具体的には、前記データ遷移検出
手段10は、再生信号の『0』→『1』および
『1』→『0』の遷移を、それぞれ対応して個別
に設定されたしきい値によつて検出して、記録さ
れたデータパルス列を復元する。
なお、同図において、符号12は磁気ヘツド、
符号14は磁気テープを示している。
符号14は磁気テープを示している。
さらに、第2の発明は、上記構成に加えて、前
記データパルス列の『0』または『1』が、予め
定められた期間だけ連続した場合に、前記記録電
圧発生手段の記録電圧を再設定する記録電圧再設
定手段(図示せず)を備えている。
記データパルス列の『0』または『1』が、予め
定められた期間だけ連続した場合に、前記記録電
圧発生手段の記録電圧を再設定する記録電圧再設
定手段(図示せず)を備えている。
次に、上述した構成を備えた発明の作用につい
て説明する。
て説明する。
データ比率検出手段2によつて、データパルス
列の『1』の比率が高くなつたことが検出される
と、『0』記録電圧発生手段4の記録電圧が高く
なるとともに、『1』記録電圧発生手段6の記録
電圧値が低下する。逆に、データパルス列の
『0』の比率が高くなつたことが検出されると、
『0』記録電圧発生手段4の記録電圧が低下する
とともに、『1』記録電圧発生手段6の記録電圧
が上昇する。そうして、記録されるデータが
『1』である場合、記録電圧選択手段8は『1』
記録電圧発生手段6の記録電圧を選択して出力す
る。一方、記録されるデータが『0』である場
合、記録電圧選択手段8は『0』記録電圧発生手
段4の記録電圧を選択して出力する。このよう
に、再生信号のDCレベル変移とは逆になるよう
に記録電圧のDCレベルを変移させてデータパル
ス列を記録すると、再生信号のレベルがほぼ一定
値になるから、再生信号からデータパルス列を正
確に復元することができる。
列の『1』の比率が高くなつたことが検出される
と、『0』記録電圧発生手段4の記録電圧が高く
なるとともに、『1』記録電圧発生手段6の記録
電圧値が低下する。逆に、データパルス列の
『0』の比率が高くなつたことが検出されると、
『0』記録電圧発生手段4の記録電圧が低下する
とともに、『1』記録電圧発生手段6の記録電圧
が上昇する。そうして、記録されるデータが
『1』である場合、記録電圧選択手段8は『1』
記録電圧発生手段6の記録電圧を選択して出力す
る。一方、記録されるデータが『0』である場
合、記録電圧選択手段8は『0』記録電圧発生手
段4の記録電圧を選択して出力する。このよう
に、再生信号のDCレベル変移とは逆になるよう
に記録電圧のDCレベルを変移させてデータパル
ス列を記録すると、再生信号のレベルがほぼ一定
値になるから、再生信号からデータパルス列を正
確に復元することができる。
なお、第2の発明あつては、データパルス列の
『0』または『1』が、長期にわたつて連続した
場合、記録電圧を再設定するので、再生時のDC
レベルがさらに安定して、データパルス列の復元
をさらに正確に行うことができる。
『0』または『1』が、長期にわたつて連続した
場合、記録電圧を再設定するので、再生時のDC
レベルがさらに安定して、データパルス列の復元
をさらに正確に行うことができる。
(実施例)
以下、本発明を図面に示す実施例に基づいて詳
細に説明する。
細に説明する。
第2図は、本発明の一実施例の回路図であり、
特に、データ記録部の構成を示している。
特に、データ記録部の構成を示している。
F1〜F8はD・フリツプフロツプであり、こ
れらはシフトレジスタを構成している。D・フリ
ツプフロツプF1には記録されるデータパルス列
が与えられる。前記D・フリツプフロツプF1〜
F8の出力は、それぞれに対応して設けられたフ
リツプフロツプF9〜F16に与えられて、ラツ
チされる。フリツプフロツプF1〜F8には、ク
ロツクパルスがそれぞれ与えられる。これらのフ
リツプフロツプF1〜F8,F9〜F10は,前
述したデータ比率検出手段2に対応している。
れらはシフトレジスタを構成している。D・フリ
ツプフロツプF1には記録されるデータパルス列
が与えられる。前記D・フリツプフロツプF1〜
F8の出力は、それぞれに対応して設けられたフ
リツプフロツプF9〜F16に与えられて、ラツ
チされる。フリツプフロツプF1〜F8には、ク
ロツクパルスがそれぞれ与えられる。これらのフ
リツプフロツプF1〜F8,F9〜F10は,前
述したデータ比率検出手段2に対応している。
フリツプフロツプF9〜F16の各出力は、抵
抗R1〜R8と、オペアンプA1に向かつて順方
向にそれぞれ並列接続されたダイオードD1〜D
8とを介してオペアンプA1の負側入力として与
えられる。オペアンプA1の正側入力には、等し
い抵抗値をもつた分圧抵抗R9,R10によつて
分圧されたVcc/2が与えられる。ここで、Vcc
は電源電圧を示している。なお、抵抗R11はオ
ペアンプA1のフイードバツク抵抗である。前記
ダイオードD1〜D8およびオペアンプA1など
は、前述した『0』記録電圧発生手段4に対応し
ている。
抗R1〜R8と、オペアンプA1に向かつて順方
向にそれぞれ並列接続されたダイオードD1〜D
8とを介してオペアンプA1の負側入力として与
えられる。オペアンプA1の正側入力には、等し
い抵抗値をもつた分圧抵抗R9,R10によつて
分圧されたVcc/2が与えられる。ここで、Vcc
は電源電圧を示している。なお、抵抗R11はオ
ペアンプA1のフイードバツク抵抗である。前記
ダイオードD1〜D8およびオペアンプA1など
は、前述した『0』記録電圧発生手段4に対応し
ている。
さらに、フリツプフロツプF9〜F16の各出
力は、抵抗R1〜R8と、オペアンプA2に向か
つて逆方向にそれぞれ並列接続されたダイオード
D9〜D16を介してオペアンプA2の負側入力
として与えられる。オペアンプA2の正側入力に
は、前記分圧抵抗R9,R10によつて分圧され
たVcc/2が与えられる。なお、抵抗R12はオ
ペアンプA2のフイードバツク抵抗である。前記
ダイオードD9〜D16およびオペアンプA2な
どは、前述した『1』記録電圧発生手段6に対応
している。
力は、抵抗R1〜R8と、オペアンプA2に向か
つて逆方向にそれぞれ並列接続されたダイオード
D9〜D16を介してオペアンプA2の負側入力
として与えられる。オペアンプA2の正側入力に
は、前記分圧抵抗R9,R10によつて分圧され
たVcc/2が与えられる。なお、抵抗R12はオ
ペアンプA2のフイードバツク抵抗である。前記
ダイオードD9〜D16およびオペアンプA2な
どは、前述した『1』記録電圧発生手段6に対応
している。
オペアンプA1の出力は、ダイオードD17,
D18および抵抗R13によつて構成されるアナ
ログスイツチを介して、バツフアアンプA3に与
えられる。一方、オペアンプA2の出力は、ダイ
オードD19,D20および抵抗R14によつて
構成されるアナログスイツチを介して、バツフア
アンプA3に与えられる。そして、前記二つのア
ナログスイツチの制御信号として、フリツプフロ
ツプF1の出力がNOTゲードG1を介して与え
られる。前記二つのアナログスイツチなどは、前
述した記録電圧選択手段8に対応している。
D18および抵抗R13によつて構成されるアナ
ログスイツチを介して、バツフアアンプA3に与
えられる。一方、オペアンプA2の出力は、ダイ
オードD19,D20および抵抗R14によつて
構成されるアナログスイツチを介して、バツフア
アンプA3に与えられる。そして、前記二つのア
ナログスイツチの制御信号として、フリツプフロ
ツプF1の出力がNOTゲードG1を介して与え
られる。前記二つのアナログスイツチなどは、前
述した記録電圧選択手段8に対応している。
バツフアアンプA3の出力は、適宜な特性を備
えたフイルタ18を介して、図示しないカセツト
テープレコーダの磁気ヘツドに与えられる。
えたフイルタ18を介して、図示しないカセツト
テープレコーダの磁気ヘツドに与えられる。
以上の構成は、第1の発明および第2の発明の
実施例に共通する構成部分である。第2の発明に
係る実施例は、次に示す特徴的構成をも備えてい
る。
実施例に共通する構成部分である。第2の発明に
係る実施例は、次に示す特徴的構成をも備えてい
る。
NOTゲードG2およびNANDゲードG4は、
フリツプフロツプF1,F2の出力に基づいて、
データパルス列の『0』→『1』への遷移を検出
するものである。同じく、NOTゲードG3およ
びNANDゲードG5は、フリツプフロツプF1,
F2の出力に基づいて、データパルス列の『1』
→『0』への遷移を検出する。NANDゲードG
4,G5の出力は、NORゲードG8を介して
リ・トリガラブル・モノマルチ回路16に与えら
れる。NANDゲートG4,G5の出力の一部を
与えられるNORゲードG6,G7には、記録さ
れる連続データの『0』あるいは『1』がラツチ
される。そして、前記リ・トリガラブル・モノマ
ルチ回路16の出力と前記NORゲードG6,G
7の出力とが与えられるORゲードG9,G10
は、前記連続データの『0』または『1』を識別
する。ORゲードG9の出力は、D・フリツプフ
ロツプF5〜F8のクリア端子CLに与えられる。
一方、ORゲードG10の出力は、前記D・フリ
ツプフロツプF5〜F8のプリセツト端子PRに
与えられる。さらにクロツクパルスおよびリ・ト
リガラブル・モノマルチ回路16の出力を与えら
れるANDゲートG11の出力は、フリツプフロ
ツプF9〜F16のクロツク入力端子CKに与え
られる。前記ゲートG2〜G11およびリ・トリ
ガラブル・モノマルチ回路16は、記録電圧再設
定手段に対応するとともに、前述したデータ比率
検出手段2とも関連している。
フリツプフロツプF1,F2の出力に基づいて、
データパルス列の『0』→『1』への遷移を検出
するものである。同じく、NOTゲードG3およ
びNANDゲードG5は、フリツプフロツプF1,
F2の出力に基づいて、データパルス列の『1』
→『0』への遷移を検出する。NANDゲードG
4,G5の出力は、NORゲードG8を介して
リ・トリガラブル・モノマルチ回路16に与えら
れる。NANDゲートG4,G5の出力の一部を
与えられるNORゲードG6,G7には、記録さ
れる連続データの『0』あるいは『1』がラツチ
される。そして、前記リ・トリガラブル・モノマ
ルチ回路16の出力と前記NORゲードG6,G
7の出力とが与えられるORゲードG9,G10
は、前記連続データの『0』または『1』を識別
する。ORゲードG9の出力は、D・フリツプフ
ロツプF5〜F8のクリア端子CLに与えられる。
一方、ORゲードG10の出力は、前記D・フリ
ツプフロツプF5〜F8のプリセツト端子PRに
与えられる。さらにクロツクパルスおよびリ・ト
リガラブル・モノマルチ回路16の出力を与えら
れるANDゲートG11の出力は、フリツプフロ
ツプF9〜F16のクロツク入力端子CKに与え
られる。前記ゲートG2〜G11およびリ・トリ
ガラブル・モノマルチ回路16は、記録電圧再設
定手段に対応するとともに、前述したデータ比率
検出手段2とも関連している。
次に、上述した構成を備えた実施例の動作を、
第4図に従つて説明する。
第4図に従つて説明する。
D・フリツプフロツプF1に第4図aに示すよ
うなデータパルス列が与えられたとする。このデ
ータパルス列は、クロクパルスが入力されるごと
にD・フリツプフロツプF2〜F8を順にシフト
されて記憶される。各D・フリツプフロツプF1
〜F8の内容は、フリツプフロツプF9〜F16
にラツチされる。
うなデータパルス列が与えられたとする。このデ
ータパルス列は、クロクパルスが入力されるごと
にD・フリツプフロツプF2〜F8を順にシフト
されて記憶される。各D・フリツプフロツプF1
〜F8の内容は、フリツプフロツプF9〜F16
にラツチされる。
ところで、オペアンプA1の仮想接地点は、分
圧抵抗R9,R10によつて分圧された電圧値
Vcc/2に等しくなつている。したがつて、抵抗
R1〜R8およびダイオードD1〜D8によつて
加算されたデータパルス列の和が、Vcc/2以上
である場合、即ち、データパルス列における
『1』の比率が高くなつた場合には、オペアンプ
A1の出力、即ち、『0』記録電圧は負方向に次
第に大きくなる。
圧抵抗R9,R10によつて分圧された電圧値
Vcc/2に等しくなつている。したがつて、抵抗
R1〜R8およびダイオードD1〜D8によつて
加算されたデータパルス列の和が、Vcc/2以上
である場合、即ち、データパルス列における
『1』の比率が高くなつた場合には、オペアンプ
A1の出力、即ち、『0』記録電圧は負方向に次
第に大きくなる。
また、オペアンプA2の仮想接地点に対して、
ダイオードD9〜D16は逆方向に接続している
から、抵抗R1〜R8およびダイオードD9〜D
16によつて加算されたデータパルス列の和が、
Vcc/2以下である場合、即ち、データパルス列
における『0』の比率が高くなつた場合には、オ
ペアンプA2の出力、即ち、『1』記録電圧は正
方向に次第に大きくなる。
ダイオードD9〜D16は逆方向に接続している
から、抵抗R1〜R8およびダイオードD9〜D
16によつて加算されたデータパルス列の和が、
Vcc/2以下である場合、即ち、データパルス列
における『0』の比率が高くなつた場合には、オ
ペアンプA2の出力、即ち、『1』記録電圧は正
方向に次第に大きくなる。
一方、D・フリツプフロツプF1の出力は、
NOTゲードG1を介して前述したアナログスイ
ツチに入力する。したがつて、入力データが
『0』であるときは、ダイオードD17,D18
が導通状態になつて、オペアンプA1の出力、即
ち、『0』記録電圧がバツフアアンプA3に与え
られる。一方、入力データが『1』であるとき
は、ダイオードD19およびD20が導通状態に
なつて、オペアンプA2の出力、即ち、『1』記
録電圧がバツフアアンプA3に与えられる。そう
して、バツフアアンプA3の出力は、フイルタ1
8を介して図示しない磁気ヘツドに与えられて、
磁気テープに書き込みが行われる。
NOTゲードG1を介して前述したアナログスイ
ツチに入力する。したがつて、入力データが
『0』であるときは、ダイオードD17,D18
が導通状態になつて、オペアンプA1の出力、即
ち、『0』記録電圧がバツフアアンプA3に与え
られる。一方、入力データが『1』であるとき
は、ダイオードD19およびD20が導通状態に
なつて、オペアンプA2の出力、即ち、『1』記
録電圧がバツフアアンプA3に与えられる。そう
して、バツフアアンプA3の出力は、フイルタ1
8を介して図示しない磁気ヘツドに与えられて、
磁気テープに書き込みが行われる。
以上は、第1の発明および第2の発明に係る実
施例に共通した動作である。次に、第2の発明の
特徴となる記録電圧再設定手段の実施例の動作に
ついて説明する。
施例に共通した動作である。次に、第2の発明の
特徴となる記録電圧再設定手段の実施例の動作に
ついて説明する。
ゲートG2〜G5によつて、データの遷移が検
出されると、その遷移信号がNORゲートG8を
介してリ・トリガラブル・モノマルチ回路16に
与えられる。リ・トリガラブル・モノマルチ回路
16は、予め設定された時定数によつて定まる期
間内に、前記遷移信号が入力されない場合、その
出力を『1』から『0』に反転させる。NORゲ
ートG6は『0』の連続データが入力されている
ときに『1』を出力し、NORゲートG7は『1』
の連続データが入力されているときに『1』を出
力する。
出されると、その遷移信号がNORゲートG8を
介してリ・トリガラブル・モノマルチ回路16に
与えられる。リ・トリガラブル・モノマルチ回路
16は、予め設定された時定数によつて定まる期
間内に、前記遷移信号が入力されない場合、その
出力を『1』から『0』に反転させる。NORゲ
ートG6は『0』の連続データが入力されている
ときに『1』を出力し、NORゲートG7は『1』
の連続データが入力されているときに『1』を出
力する。
したがつて、長期間にわたつて『0』が連続し
て入力されると、D・フリツプフロツプF5〜F
8のプリセツト端子PRに、ORゲート回路G10
を介して『1』が入力され、前記D・フリツプフ
ロツプF5〜F8は『1』にセツトされる。その
結果、オペアンプA1の仮想接地点に加わる電圧
が上昇して、『1』記録電圧が引き上げられる。
これにより、『0』が長期間にわたつて連続して
入力した場合にも、『1』記録電圧がグランドレ
ベルに達するという不都合がなくなる。
て入力されると、D・フリツプフロツプF5〜F
8のプリセツト端子PRに、ORゲート回路G10
を介して『1』が入力され、前記D・フリツプフ
ロツプF5〜F8は『1』にセツトされる。その
結果、オペアンプA1の仮想接地点に加わる電圧
が上昇して、『1』記録電圧が引き上げられる。
これにより、『0』が長期間にわたつて連続して
入力した場合にも、『1』記録電圧がグランドレ
ベルに達するという不都合がなくなる。
一方、長期間にわたつて『1』が連続して入力
されると、D・フリツプフロツプF5〜F8のク
リア端子にORゲートG9を介して『1』が加わ
り、前記D・フリツプフロツプF5〜F8は
『1』にセツトされる。その結果、『0』記録電圧
が引き下げられることにより、『1』が連続して
入力した場合に、『0』記録電圧がグランドレベ
ルに達するという不都合が解消される。
されると、D・フリツプフロツプF5〜F8のク
リア端子にORゲートG9を介して『1』が加わ
り、前記D・フリツプフロツプF5〜F8は
『1』にセツトされる。その結果、『0』記録電圧
が引き下げられることにより、『1』が連続して
入力した場合に、『0』記録電圧がグランドレベ
ルに達するという不都合が解消される。
上述したような動作よつて、第4図bに示すよ
うに、記録電圧は、記録データの『1』の比率が
増加すると『1』記録電圧が小さくなるように変
化するとともに、『0』記録電圧が負方向に大き
くなるように変化する。また、記録データの
『0』の比率が増加すると、前述した場合と逆方
向に記録電圧が変化する。
うに、記録電圧は、記録データの『1』の比率が
増加すると『1』記録電圧が小さくなるように変
化するとともに、『0』記録電圧が負方向に大き
くなるように変化する。また、記録データの
『0』の比率が増加すると、前述した場合と逆方
向に記録電圧が変化する。
第4図cは、前述したようにして記録されたデ
ータを再生した場合の直流レベルの変動を示して
おり、同図dは再生された信号波形を示してい
る。このように、記録されるデータパルス列の
『0』,『1』の比率に応じて各記録電圧を変移さ
せると、再生信号のレベルがほぼ一定になる。し
たがつて、このような再生信号は、グランドレベ
ルを基準として比較されることによつて、充分正
確に元のデータパルス列が復元される。しかし、
かなりの長期間にわたつて、『0』または『1』
が連続して再生された場合には、その再生信号の
レベルがグランドレベルに近くなる。そこで、さ
らに正確なデータパルスの復元を行うためには、
第3図に示すように、再生信号の『0』→『1』
および『1』→『0』の遷移を、それぞれに対応
して個別に設定されたしきい値によつて検出し
て、記録されたデータパルス列を復元することが
好ましい。
ータを再生した場合の直流レベルの変動を示して
おり、同図dは再生された信号波形を示してい
る。このように、記録されるデータパルス列の
『0』,『1』の比率に応じて各記録電圧を変移さ
せると、再生信号のレベルがほぼ一定になる。し
たがつて、このような再生信号は、グランドレベ
ルを基準として比較されることによつて、充分正
確に元のデータパルス列が復元される。しかし、
かなりの長期間にわたつて、『0』または『1』
が連続して再生された場合には、その再生信号の
レベルがグランドレベルに近くなる。そこで、さ
らに正確なデータパルスの復元を行うためには、
第3図に示すように、再生信号の『0』→『1』
および『1』→『0』の遷移を、それぞれに対応
して個別に設定されたしきい値によつて検出し
て、記録されたデータパルス列を復元することが
好ましい。
即ち、第3図に示した実施例は、磁気ヘツド1
2で検出された再生信号をアンプ20で増幅した
後に、トランジスタTr1〜Tr3などで構成され
るシユミツトトリガ回路22に与えている。シユ
ミツトトリガ回路22は、周知のようにヒステリ
シス特性をもつているから、『0』→『1』の遷
移の場合にはグランドレベルよりも正側で、『1』
→『0』の遷移の場合にはグランドレベルよりも
負側で、それぞれのデータ遷移を検出する。この
ようにしてデータの遷移を検出すると、『0』ま
たは『1』が連続することによつて再生信号がグ
ランドレベルに近づいた場合にも、両遷移をグラ
ンドレベルで検出する場合と比較して、より正確
に記録データの復元を行うことができる。
2で検出された再生信号をアンプ20で増幅した
後に、トランジスタTr1〜Tr3などで構成され
るシユミツトトリガ回路22に与えている。シユ
ミツトトリガ回路22は、周知のようにヒステリ
シス特性をもつているから、『0』→『1』の遷
移の場合にはグランドレベルよりも正側で、『1』
→『0』の遷移の場合にはグランドレベルよりも
負側で、それぞれのデータ遷移を検出する。この
ようにしてデータの遷移を検出すると、『0』ま
たは『1』が連続することによつて再生信号がグ
ランドレベルに近づいた場合にも、両遷移をグラ
ンドレベルで検出する場合と比較して、より正確
に記録データの復元を行うことができる。
なお、上述の実施例では、データ比率検出手段
2としてのシフトレジスタおよびラツチ回路を、
それぞれ8個のフリツプフロツプで形成したが、
これらは任意個数のフリツプフロツプで構成する
こができる。そして、このフリツプフロツプの個
数が増えるに従つて、データパルス列の『0』,
『1』の比率を精度よく検出することができるの
で、これにともなつて記録電圧の制御も向上す
る。
2としてのシフトレジスタおよびラツチ回路を、
それぞれ8個のフリツプフロツプで形成したが、
これらは任意個数のフリツプフロツプで構成する
こができる。そして、このフリツプフロツプの個
数が増えるに従つて、データパルス列の『0』,
『1』の比率を精度よく検出することができるの
で、これにともなつて記録電圧の制御も向上す
る。
さらに、再生信号からデータパルス列を復元す
る手段は、第3図に示したようなシユミツトトリ
ガ回路22を用いるものの他に、種々の変形例を
採ることも可能である。
る手段は、第3図に示したようなシユミツトトリ
ガ回路22を用いるものの他に、種々の変形例を
採ることも可能である。
(発明の効果)
以上の説明より明らかなように、本発明に係る
デジタルデータの記録・再生装置は、記録される
データパルス列の『0』,『1』の比率を検出し
て、その比率に応じて『0』記録電圧および
『1』記録電圧をそれぞれ適宜に設定しているか
ら、再生信号のレベルが一定になり、これによつ
て、再生信号から元のデータパルス列を安定して
復元することができる。
デジタルデータの記録・再生装置は、記録される
データパルス列の『0』,『1』の比率を検出し
て、その比率に応じて『0』記録電圧および
『1』記録電圧をそれぞれ適宜に設定しているか
ら、再生信号のレベルが一定になり、これによつ
て、再生信号から元のデータパルス列を安定して
復元することができる。
また、上述したことから、従来のようにデータ
パルス列をアナログ信号に変換することなく、カ
セツトテープレコーダなどを用いて前記データパ
ルス列を直接に磁気テープに記録しているので、
デジタルデータの記録・再生を比較的に高速で行
うことができる。
パルス列をアナログ信号に変換することなく、カ
セツトテープレコーダなどを用いて前記データパ
ルス列を直接に磁気テープに記録しているので、
デジタルデータの記録・再生を比較的に高速で行
うことができる。
第1図は本発明の構成を示したブロツク図、第
2図は実施例のデータ記録部の回路図、第3図は
実施例のデータ再生部の回路図、第4図は実施例
の動作波形図、第5図は従来例の動作説明図であ
る。 2……データ比率検出手段、4……『0』記録
電圧発生手段、6……『1』記録電圧発生手段、
8……記録電圧選択手段、10……データ遷移検
出手段。
2図は実施例のデータ記録部の回路図、第3図は
実施例のデータ再生部の回路図、第4図は実施例
の動作波形図、第5図は従来例の動作説明図であ
る。 2……データ比率検出手段、4……『0』記録
電圧発生手段、6……『1』記録電圧発生手段、
8……記録電圧選択手段、10……データ遷移検
出手段。
Claims (1)
- 【特許請求の範囲】 1 デジタルデータの記録部は、 データパルス列の『0』,『1』の比率を検出す
るデータ比率検出手段と、 前記比率に応じて記録電圧をそれぞれ可変させ
る『0』記録電圧発生手段と『1』記録電圧発生
手段と、 記録されるデータが『0』であるときは前記
『0』記録電圧発生手段の記録電圧を、記録され
るデータが『1』であるときは前記『1』記録電
圧発生手段の記録電圧をそれぞれ選択して出力す
る記録電圧選択手段と具備するものであり、 デジタルデータの再生部は、再生信号の『0』
→『1』および『1』→『0』の遷移を所定のし
きい値によつて検出して、記録されたデータパル
ス列を復元するデータ遷移検出手段を具備したも
のであることを特徴とするデジタルデータの記
録・再生装置。 2 前記データ遷移検出手段は、再生信号の
『0』→『1』および『1』→『0』の遷移を、
それぞれに対応して個別に設定されたしきい値に
よつて検出して、記録されたデータパルス列を復
元するものである特許請求の範囲第1項記載のデ
ジタルデータの記録・再生装置。 3 デジタルデータの記録部は、 データパルス列の『0』,『1』の比率を検出す
るデータ比率検出手段と、 前記比率に応じて記録電圧をそれぞれ可変させ
る『0』記録電圧発生手段と『1』記録電圧発生
手段と、 記録されるデータが『0』であるときは前記
『0』記録電圧発生手段の記録電圧を、記録され
るデータが『1』であるときは前記『1』記録電
圧発生手段の記録電圧をそれぞれ選択して出力す
る記録電圧選択手段と、 前記データパルス列の『0』または『1』が、
予め定められた期間よりも長く連続した場合に、
前記記録電圧発生手段の記録電圧を再設定する記
録電圧再設定手段とを具備するものであり、 デジタルデータの再生部は、再生信号の『0』
→『1』および『1』→『0』の遷移を所定のし
きい値によつて検出して、記録されたデータパル
ス列を復元するデータ遷移検出手段を具備するも
のであることを特徴とするデジタルデータの記
録・再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033486A JPS62236182A (ja) | 1986-04-08 | 1986-04-08 | デジタルデ−タの記録・再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033486A JPS62236182A (ja) | 1986-04-08 | 1986-04-08 | デジタルデ−タの記録・再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62236182A JPS62236182A (ja) | 1987-10-16 |
| JPH0437504B2 true JPH0437504B2 (ja) | 1992-06-19 |
Family
ID=13715359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8033486A Granted JPS62236182A (ja) | 1986-04-08 | 1986-04-08 | デジタルデ−タの記録・再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62236182A (ja) |
-
1986
- 1986-04-08 JP JP8033486A patent/JPS62236182A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62236182A (ja) | 1987-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4773096A (en) | Digital switching power amplifier | |
| US4635142A (en) | Amplitude sensor with adaptive threshold generation | |
| JPH0157530B2 (ja) | ||
| JPS5891514A (ja) | 信号変換回路 | |
| JPS6343625Y2 (ja) | ||
| US5057946A (en) | Magnetic disk drive apparatus | |
| JPH07105118B2 (ja) | スレッショルドトラッキング方式 | |
| JPH036694B2 (ja) | ||
| JPH0437504B2 (ja) | ||
| JPH0430204B2 (ja) | ||
| JPH0376521B2 (ja) | ||
| JPH0345474B2 (ja) | ||
| US5189657A (en) | Circuit for writing and reproducing a modulation signal onto writable optical disk | |
| JP2757371B2 (ja) | ビデオテープレコーダ | |
| JPS62252563A (ja) | 磁気記録再生装置 | |
| JP2540881B2 (ja) | 磁気記録装置 | |
| KR900006255B1 (ko) | 더블데크의 더빙 동기신호 발생회로 | |
| JP2582502B2 (ja) | 磁気テープ装置の記録電流設定方法 | |
| KR930011378B1 (ko) | 3진데이타의 기록재생방법 | |
| JP2680924B2 (ja) | コントロールコーディング回路 | |
| SU1081653A1 (ru) | Устройство дл записи и воспроизведени цифровой информации на магнитном носителе | |
| SU696526A1 (ru) | Устройство дл записи цифровой информации | |
| JPH01276919A (ja) | スライス回路 | |
| JPS6116070A (ja) | 光学的情報の検知装置 | |
| JPH0746097A (ja) | 信号レベル識別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |