JPH0437587B2 - - Google Patents
Info
- Publication number
- JPH0437587B2 JPH0437587B2 JP57223807A JP22380782A JPH0437587B2 JP H0437587 B2 JPH0437587 B2 JP H0437587B2 JP 57223807 A JP57223807 A JP 57223807A JP 22380782 A JP22380782 A JP 22380782A JP H0437587 B2 JPH0437587 B2 JP H0437587B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- semiconductor device
- base
- aging
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Packaging Frangible Articles (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置における帯電を防止してそ
の静電破壊を防止するようにした半導体装置用キ
ヤリアに関するものである。
の静電破壊を防止するようにした半導体装置用キ
ヤリアに関するものである。
例えば工場等において製造されたIC等の半導
体装置は、所定の特性測定、エージングを行なつ
た上で出荷している。この場合、半導体装置を裸
の状態で取扱いかつ梱包するとリードの折損やパ
ツケージの破損が生じ易く、したがつて半導体装
置をキヤリア内に入れてこれを保護しながら前記
測定、エージング、出荷を行なうようにしてい
る。
体装置は、所定の特性測定、エージングを行なつ
た上で出荷している。この場合、半導体装置を裸
の状態で取扱いかつ梱包するとリードの折損やパ
ツケージの破損が生じ易く、したがつて半導体装
置をキヤリア内に入れてこれを保護しながら前記
測定、エージング、出荷を行なうようにしてい
る。
ところで、前記した半導体特性測定においては
半導体装置のリードに測定回路を電気的に接続さ
せるために、半導体装置を支持させるキヤリアは
裸のリードを相互の短絡させることがないように
少なくとも1010Ω以上の絶縁抵抗を有する部材に
て形成する必要がある。一方、前記したエージン
グにおいては半導体装置を長時間高温状態におく
ために、キヤリアはこの高温条件によつても変形
されることのない部材にて形成する必要がある。
更に出荷に際しては半導体装置を外力から保護す
るためにキヤリアは機械的な強度の高いものを用
い、かつ搬送時における静電破壊を防止するため
に帯電防止効果のあるものを用いる必要がある。
半導体装置のリードに測定回路を電気的に接続さ
せるために、半導体装置を支持させるキヤリアは
裸のリードを相互の短絡させることがないように
少なくとも1010Ω以上の絶縁抵抗を有する部材に
て形成する必要がある。一方、前記したエージン
グにおいては半導体装置を長時間高温状態におく
ために、キヤリアはこの高温条件によつても変形
されることのない部材にて形成する必要がある。
更に出荷に際しては半導体装置を外力から保護す
るためにキヤリアは機械的な強度の高いものを用
い、かつ搬送時における静電破壊を防止するため
に帯電防止効果のあるものを用いる必要がある。
ところが、従来のこの種のキヤリアはポリサル
フオンを材料としたものであるために、前述の絶
縁抵抗、耐高温性、機械的強度の点で満足はでき
ても帯電防止の効果は得られず、半導体装置の静
電破壊を許してしまうという致命的な欠点を有し
ていた。このため、従来では測定、エージング、
出荷用にと夫々最適なキヤリアを用意し、各工程
を終了する毎に半導体装置を他のキヤリアに移し
換える方法が取られている。したがつて、キヤリ
アの取り換えに要する作業工数と時間が処理の効
率を低下させる原因になると共に、複数種のキヤ
リアの製造、管理が煩雑になるという問題が生じ
ている。
フオンを材料としたものであるために、前述の絶
縁抵抗、耐高温性、機械的強度の点で満足はでき
ても帯電防止の効果は得られず、半導体装置の静
電破壊を許してしまうという致命的な欠点を有し
ていた。このため、従来では測定、エージング、
出荷用にと夫々最適なキヤリアを用意し、各工程
を終了する毎に半導体装置を他のキヤリアに移し
換える方法が取られている。したがつて、キヤリ
アの取り換えに要する作業工数と時間が処理の効
率を低下させる原因になると共に、複数種のキヤ
リアの製造、管理が煩雑になるという問題が生じ
ている。
したがつて本発明の目的は、特性測定、エージ
ング、出荷用としての全条件を満たし、これによ
り半導体の保護を図る一方で作業効率の向上等を
図ることができる半導体装置用のキヤリアを提供
することにある。
ング、出荷用としての全条件を満たし、これによ
り半導体の保護を図る一方で作業効率の向上等を
図ることができる半導体装置用のキヤリアを提供
することにある。
このような目的を達成するために本発明はキヤ
リアの材料にナイロン、ガラスパウダ、カーボン
の混合体を採用している。
リアの材料にナイロン、ガラスパウダ、カーボン
の混合体を採用している。
以下、本発明を図示の実施例により説明する。
第1図は本発明をフラツトパツケージ型半導体
装置のキヤリアとして例示したキヤリアの分解斜
視図、第2図は本発明のキヤリアに半導体装置を
装着した状態の斜視図である。図において、1は
装着されるフラツトパツケージ型の半導体装置で
あり、平面形状を略正方形とした薄型のパツケー
ジ本体2内には図外の素子ペレツトを内装してお
り、この素子ペレツトと電気的な接続が施された
複数本の外部導出用のリード3をパツケージ本体
2の周辺か四方向に突設している。
装置のキヤリアとして例示したキヤリアの分解斜
視図、第2図は本発明のキヤリアに半導体装置を
装着した状態の斜視図である。図において、1は
装着されるフラツトパツケージ型の半導体装置で
あり、平面形状を略正方形とした薄型のパツケー
ジ本体2内には図外の素子ペレツトを内装してお
り、この素子ペレツトと電気的な接続が施された
複数本の外部導出用のリード3をパツケージ本体
2の周辺か四方向に突設している。
キヤリア4は基台5と、この基台5の上方から
基台に嵌合する押え具6とを有しており、これら
は夫々モールド成形等によつて製造される。前記
基台5はその中央に方形の穴7を設けて前記パツ
ケージ本体2を受け入れられるようにし、また、
穴7の四周囲には前記リード3のポツチと同一間
隔を保つて複数個の立壁8を穴7の四辺に対して
夫々直角に形成し、この立壁8間に溝9を形成し
ている。これにより、半導体装置1はパツケージ
本体2を前記穴7内に入れ、リード3を前記溝9
内に収納できる。また、前記基台5は前記穴7の
四隅の近傍位置に夫々嵌合孔10を形成し、また
基台の周辺には適宜数の取付用切欠き11を設け
ている。
基台に嵌合する押え具6とを有しており、これら
は夫々モールド成形等によつて製造される。前記
基台5はその中央に方形の穴7を設けて前記パツ
ケージ本体2を受け入れられるようにし、また、
穴7の四周囲には前記リード3のポツチと同一間
隔を保つて複数個の立壁8を穴7の四辺に対して
夫々直角に形成し、この立壁8間に溝9を形成し
ている。これにより、半導体装置1はパツケージ
本体2を前記穴7内に入れ、リード3を前記溝9
内に収納できる。また、前記基台5は前記穴7の
四隅の近傍位置に夫々嵌合孔10を形成し、また
基台の周辺には適宜数の取付用切欠き11を設け
ている。
一方、前記押え具6は前記パツケージ本体2お
よびリード3の根本部分を前記基台5との間で挾
に得るようにパツケージ本体2よりも縦横寸法の
若干大きな枠状に形成し、その四隅部には前記基
台5の嵌合孔10に上方から嵌合し得る嵌合部1
2を形成している。
よびリード3の根本部分を前記基台5との間で挾
に得るようにパツケージ本体2よりも縦横寸法の
若干大きな枠状に形成し、その四隅部には前記基
台5の嵌合孔10に上方から嵌合し得る嵌合部1
2を形成している。
そして、前記基台5、あるいは基台5と押え具
6は前述のようにモールド成形によつて形成して
いるが、この材料としてナイロン、ガラスパウダ
およびカーボンの混合体を使用している。
6は前述のようにモールド成形によつて形成して
いるが、この材料としてナイロン、ガラスパウダ
およびカーボンの混合体を使用している。
因みに本実施例では、前記ナイロンとして6ナ
イロンを使用し、ガラスパウダ、カーボンとの組
成配合を次のようにしている。6ナイロンは63重
量%、ガラスパウダ22重量%、カーボン15重量%
の混合体を使用している。
イロンを使用し、ガラスパウダ、カーボンとの組
成配合を次のようにしている。6ナイロンは63重
量%、ガラスパウダ22重量%、カーボン15重量%
の混合体を使用している。
このようなキヤリアは、以下に述べるように使
用される。基台5の穴7内に半導体装置1のパツ
ケージ本体2を入れると共にリード3を夫々対応
する溝9内に入れた上で、押え具6を半導体装置
1の上側に被せ嵌合部12を嵌合孔10に嵌合さ
せる。したがつて、半導体装置1は押え具6によ
つて基台5からの脱落が防止され基台、即ちキヤ
リアに支持される。そして、この状態のまま、特
性測定、エージング、出荷が行なわれることにな
る。
用される。基台5の穴7内に半導体装置1のパツ
ケージ本体2を入れると共にリード3を夫々対応
する溝9内に入れた上で、押え具6を半導体装置
1の上側に被せ嵌合部12を嵌合孔10に嵌合さ
せる。したがつて、半導体装置1は押え具6によ
つて基台5からの脱落が防止され基台、即ちキヤ
リアに支持される。そして、この状態のまま、特
性測定、エージング、出荷が行なわれることにな
る。
このような本発明のキヤリアは、6ナイロン、
ガラスパウダ、カーボンの混合体にて形成してい
るので、カーボン等の特性により1010Ω以上の絶
縁抵抗を有して特性測定時におけるDC,ACテス
ト時のキヤリアによるリークや容量変動の影響で
ないようにする一方で、1012Ω以下を確保してい
ることから帯電を防止して半導体装置の静電破壊
を防止することができる。また、ガラスパウダ等
の特性により耐高温性を高め、エージング温度に
よつても熱変形が生じることはなく、しかも機械
的強度を高め、外力によつてキヤリアおよび半導
体装置が変形、破損されることもない。即ち、前
述した特性測定、エージング、出荷用としての条
件を全て満足することができるのである。
ガラスパウダ、カーボンの混合体にて形成してい
るので、カーボン等の特性により1010Ω以上の絶
縁抵抗を有して特性測定時におけるDC,ACテス
ト時のキヤリアによるリークや容量変動の影響で
ないようにする一方で、1012Ω以下を確保してい
ることから帯電を防止して半導体装置の静電破壊
を防止することができる。また、ガラスパウダ等
の特性により耐高温性を高め、エージング温度に
よつても熱変形が生じることはなく、しかも機械
的強度を高め、外力によつてキヤリアおよび半導
体装置が変形、破損されることもない。即ち、前
述した特性測定、エージング、出荷用としての条
件を全て満足することができるのである。
これにより、従来のように特性測定、エージン
グ、出荷の夫々でキヤリアを取り換える必要はな
く、この移し換えに要する作業とその時間を不要
にして作業効率の向上を図ると共に、半導体装置
を外力や静電破壊から保護することができるので
ある。
グ、出荷の夫々でキヤリアを取り換える必要はな
く、この移し換えに要する作業とその時間を不要
にして作業効率の向上を図ると共に、半導体装置
を外力や静電破壊から保護することができるので
ある。
ここで、本発明は前記実施例のキヤリア材料組
成に限定されるものではなく、所要の組成幅を有
するものであることは言うまでもない。また、フ
ラツトパツケージ型のキヤリアに限らず他の型式
の半導体装置用のキヤリアとしても適用できるこ
とは言うまでもない。更に、半導体に使用するマ
ガジンやその他の治具に応用することも可能であ
る。
成に限定されるものではなく、所要の組成幅を有
するものであることは言うまでもない。また、フ
ラツトパツケージ型のキヤリアに限らず他の型式
の半導体装置用のキヤリアとしても適用できるこ
とは言うまでもない。更に、半導体に使用するマ
ガジンやその他の治具に応用することも可能であ
る。
以上のように本発明によればキヤリアの材料に
6ナイロン、ガラウパウダ、カーボンの混合体を
採用しているので、キヤリアに要求される絶縁抵
抗、耐高温性、機械的強度、帯電防止の機能を全
て得ることがき、これを用いて特性測定、エージ
ング、出荷を行なうことができるので、半導体装
置を外力による機械的破壊や静電破壊を防止し得
ると共に作業効率の向上を図り、かつ一方では高
価なポリサルフオンを使用しないので低価格に構
造することができるという効果を奏する。
6ナイロン、ガラウパウダ、カーボンの混合体を
採用しているので、キヤリアに要求される絶縁抵
抗、耐高温性、機械的強度、帯電防止の機能を全
て得ることがき、これを用いて特性測定、エージ
ング、出荷を行なうことができるので、半導体装
置を外力による機械的破壊や静電破壊を防止し得
ると共に作業効率の向上を図り、かつ一方では高
価なポリサルフオンを使用しないので低価格に構
造することができるという効果を奏する。
第1図は本発明に係るキヤリアの分解斜視図、
第2図は本発明のキヤリアにフラツトパツケージ
型半導体装置を装着した状態を示す斜視図であ
る。 1……半導体装置、2……パツケージ本体、3
……リード、4……キヤリア、5……基台、6…
…押え具、7……穴、9……溝、10……嵌合
孔、12……嵌合部。
第2図は本発明のキヤリアにフラツトパツケージ
型半導体装置を装着した状態を示す斜視図であ
る。 1……半導体装置、2……パツケージ本体、3
……リード、4……キヤリア、5……基台、6…
…押え具、7……穴、9……溝、10……嵌合
孔、12……嵌合部。
Claims (1)
- 【特許請求の範囲】 1 半導体装置を内装支持し、この状態で半導体
装置の特性測定、エージング、出荷を行なうよう
にしたキヤリアにおいて、前記キヤリアの材料に
ナイロン、ガラスパウダ、カーボンの混合体を使
用したことを特徴とする半導体装置用キアリア。 2 前記キヤリアは前記混合体のモールド成形に
て形成してなる特許請求の範囲第1項記載の半導
体装置用キヤリア。 3 キヤリアは基台と、この基台に嵌合して半導
体装置を挾持する押え具とを有する特許請求の範
囲第1項又は第2項記載の半導体装置用キヤリ
ア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223807A JPS59114844A (ja) | 1982-12-22 | 1982-12-22 | 半導体装置用キャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223807A JPS59114844A (ja) | 1982-12-22 | 1982-12-22 | 半導体装置用キャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114844A JPS59114844A (ja) | 1984-07-03 |
| JPH0437587B2 true JPH0437587B2 (ja) | 1992-06-19 |
Family
ID=16804024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57223807A Granted JPS59114844A (ja) | 1982-12-22 | 1982-12-22 | 半導体装置用キャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114844A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0749799Y2 (ja) * | 1988-04-20 | 1995-11-13 | 第一精工株式会社 | Icキャリア装置 |
| US4958214A (en) * | 1988-04-22 | 1990-09-18 | Control Data Corporation | Protective carrier for semiconductor packages |
| JP2562812Y2 (ja) * | 1991-09-30 | 1998-02-16 | ローム株式会社 | ハイブリッド集積回路装置 |
-
1982
- 1982-12-22 JP JP57223807A patent/JPS59114844A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59114844A (ja) | 1984-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4026412A (en) | Electronic circuit carrier and test fixture | |
| US20010040006A1 (en) | Method for direct attachment of a chip to a cooling member | |
| JPH0318338B2 (ja) | ||
| WO1997015836A1 (en) | Temporary connection of semiconductor die using optical alignment techniques | |
| US20010032800A1 (en) | Method of manufacturing semiconductor device and tray used in the method | |
| US5691650A (en) | Apparatus for coupling a semiconductor device with a tester | |
| US4992987A (en) | Battery package for integrated circuits | |
| US6344737B1 (en) | Picker nest for holding an IC package with minimized stress on an IC component during testing | |
| US6177722B1 (en) | Leadless array package | |
| US6191955B1 (en) | Encapsulation and enclosure of electronic modules | |
| US3416046A (en) | Encased zener diode assembly and method of producing same | |
| JP2716663B2 (ja) | 半導体ダイの試験装置 | |
| US3105868A (en) | Circuit packaging module | |
| JPS59114844A (ja) | 半導体装置用キャリア | |
| US5036381A (en) | Multiple electronic devices within a single carrier structure | |
| US3919709A (en) | Metallic plate-semiconductor assembly and method for the manufacture thereof | |
| US5083368A (en) | Method of forming modular power device assembly | |
| US5291127A (en) | Chip-lifetime testing instrument for semiconductor devices | |
| US5221812A (en) | System for protecting leads to a semiconductor chip package during testing, burn-in and handling | |
| JPS58143541A (ja) | 半導体装置 | |
| US4816896A (en) | Compliant standoff for semiconductor packages | |
| TW419767B (en) | Improved integrated circuit chip packaging method | |
| JP3833862B2 (ja) | トレー | |
| CN218747356U (zh) | 一种蓄电池传感器分装装置 | |
| WO2020131308A1 (en) | Robust integrated circuit package |