JPS58143541A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58143541A
JPS58143541A JP57026057A JP2605782A JPS58143541A JP S58143541 A JPS58143541 A JP S58143541A JP 57026057 A JP57026057 A JP 57026057A JP 2605782 A JP2605782 A JP 2605782A JP S58143541 A JPS58143541 A JP S58143541A
Authority
JP
Japan
Prior art keywords
pellet
leads
lead
wire
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57026057A
Other languages
English (en)
Inventor
Kazumasa Yamamoto
山元 一正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57026057A priority Critical patent/JPS58143541A/ja
Publication of JPS58143541A publication Critical patent/JPS58143541A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/411Chip-supporting parts, e.g. die pads
    • H10W70/413Insulating or insulated substrates serving as die pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はリードフレームな用いて組立てる樹脂封止杉牛
導体装置に関する。
リード(ビン)数の多い樹脂封止形tC(半導体集積回
路装置)においては、第1図、第2図にボすようにタブ
(金属小板)1.タブ吊りリート。
2、II象のリード3かうなるリードフレームを用い、
タブ上にIC素子の形成された半導体ペレット4を取り
付け、ペレット4 I:の電極とリードとの闇をワイヤ
(金属軸#I)5により接続した七、ペレットとリード
の内側(インナーリード)3aを包囲するように樹脂モ
ールド体7で封止し、リードの外側(アウターリード)
3b間のダムC枝部)6を取り除いて各リード間な電気
的に離隔するようKなっている。
ところでIcのリード本数が例えば42杢と極めて多(
なると、タブ周辺の限られた範囲内に多くのインナーリ
ード3mを入れることが困罐であり、又、同時にパッケ
ージ寸法が大きくなるとインナーリードが長く不安定と
なるためにワイ・〒ボンディング時の空打ちを防止する
ようにリード端を固定する必要がでてくる。
本発明は上記した開−な解決するためKなされたもので
あり、その目的とするところは、リード数の多い樹脂封
止半導体装置において、インナーリードの不安定によっ
て生じるワイヤボンディング不良、ワイヤによるシ璽−
ト不良唖を防止することにある。
以下実施例にそって本発明な畦述する。
第3図、114図は本発明による半導体Mllの賛部を
示すものである。この半導体装置はタブやタブ吊りリー
ドな有しない複数のリード3とそれらを連結するダム(
6)及び周辺のフレーム8のみからなるリードフレーム
を使用し、半導体素子の形成されたペレット4と、この
ペレットを取り囲む複数のリード3の内側部すなわちイ
ンナーリード31を一平面で同時に支持固定する絶縁シ
ート片9を1し、ベレット4の電極とインナーリード3
mとの間をワイヤ5で接続するとともにペレットとリー
ドの一部な樹脂モールド体(7)で封止したものである
。。
上記絶縁シート片9は飼えばポリイミド系樹脂のごとく
高耐熱性を有するもので、ベレットと複数のリードとの
間は適当な接着剤等を介して固着する。このように絶縁
シート片上にベレットな直接に支持固着すればタブ及び
タブ付きリードは不要であり、またインナーリードはペ
レットと1rifl −平向に支持固定されることにな
り、前記発明の目的が達成できる。
上記のような半導体装置は例えばs r wJ(m s
 )〜(f)K示すような各工程を有するプロセスによ
って製造することができる。
(a、Xal)  半導体ウェハからスクライビングサ
レタヘレット4t−移動する長尺の樹脂テープl。
に所定間隔で接着する。テープには予め絶縁シート片の
形状にそって切り込み1s11f:設けておく。
(bsX bs)多連のリードフレーム12に対して上
記樹脂テープ10を下から重ね合せ、ベレット位置決め
する。
(C)  テープをリードフレームのインナーリード部
分(3a)K11着し、不要部を切り込みW611で切
り離す。インナーリードK111着されたテープを絶縁
シート片9とする。
(d) ベレ11)4の電極とインナーリードとの間の
ワイヤでワイヤボンディングtaなう。
(e)  樹脂モールドを行ない、ベレットインナーリ
ード部分を樹脂モールド体7で封止し、リードフレーム
のアウターリード部分3bのみを外部に出す。
(f)  リードフレームや境界部、ダム部を切断し1
個々のベレット4を含む半導体装置に分離する。
以上実施例で述べた装置#JKよれば下記の効果がもた
らされる。
(1)インナリードが樹脂テープ(シート片)kよって
固定されたため、長いリードであ−ても上下に動くこと
がなくボンディング時の空打ちを防止でき、ボンディン
グ不良をな(すことができる。
(2)テープ(シート片)が絶縁体であるため、従来タ
ブやタブ吊りリードに被−した分の金メツキ量が節減で
きる。
(3;  ペレット付けした部分が絶縁体であるととに
より、長いワイヤとタブとの接触によるシ1−ト不良は
生じない。
(4(ベレット上向とリード上向とな同じ程度の高さに
保持しタブ下げ効果によってワイヤが短かくてすみ、ワ
イヤによる電圧降下が小さくなり、多くの電流な流すこ
とができる。又、ワイヤ材を節減できる。
+51  タブがなくなったことにより、タブ吊りリー
ドの占めていた空間なインナーリードとして利用でき、
リードフレームの設計に蒙裕ができる。
+6)  #向するインナーリードの間隔−(第4図d
t)を任意とすることができベレット寸法に制限がなく
なる。
(7)第5図に示すように絶縁シート片9の下面にイン
ナーリード3aN−接着する構造と°すること力iでき
る。この場合、対向するインナー;リード間隔(dI)
よりもベレット寸法を大きくし、その範囲でベレット寸
法を任意に這ぶことができる。
(8)第6v!JK示tJ: 5tCJ7’(li付+
7− )’71/−ムにも本発明を適用することができ
る。
本発明ttsnit封止用IC,特にリード数の多い半
導体装置に適用して有効である。
【図面の簡単な説明】
嬉1図はこれまでの半導体装置におけるリードフレーム
への゛半導体ベレットの組立蒙様を示す平tIi図、第
2図は同正面図、亀3図は本発明による半導体装置Kお
けるリードフレームと半導体ベレットの組立一様の一例
を示す一部平向図1114図は同正面図、aS図及び第
6図は本発明による半導体装置の他のfI4tそれぞれ
放す正面図、第7図(it) 、−(am) 、(b+
) −(bt) 、(C)〜(f)は本発明による半導
体装置の組立時の各工程における形膝を示し、このうち
(at) (bt)は平mwJ。 (51m) 、(bl) 、(C) 〜(<りは正11
WlrElit図、(f)は正面図である。 l・・・タブ、2・・・タブ吊りリード、3・・・リー
ド、4・・・半導体ペレット、5・・・ワイヤ、6・・
・ダム%7・・・樹脂モールド体、8・・・フレーム、
9・・・絶縁シート片、lO・・・樹脂テープ、11・
・・切り込み部。 12・・・リードフレーム。 第  3511 第  5  図

Claims (1)

    【特許請求の範囲】
  1. 1、半導体素子の形成されたペレットと、ペレットな取
    り囲む複数のリードと、ペレットと複数のリードの内w
    部を一平面上で同時に支持固定するように設けた絶縁シ
    ート片と、ペレットの電極とリードとの間に接続された
    金属細線及び、ペレットとり−・ドの内端を包囲するよ
    うに封止する樹脂モールド体から成る半導体装置。
JP57026057A 1982-02-22 1982-02-22 半導体装置 Pending JPS58143541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57026057A JPS58143541A (ja) 1982-02-22 1982-02-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57026057A JPS58143541A (ja) 1982-02-22 1982-02-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS58143541A true JPS58143541A (ja) 1983-08-26

Family

ID=12183048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57026057A Pending JPS58143541A (ja) 1982-02-22 1982-02-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS58143541A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60106158A (ja) * 1983-11-14 1985-06-11 Toshiba Corp 半導体装置
JPS61296749A (ja) * 1985-06-25 1986-12-27 Toray Silicone Co Ltd 半導体装置用リードフレームの製造方法
JPS6282747U (ja) * 1985-11-14 1987-05-27
JPS63165846U (ja) * 1987-04-17 1988-10-28
JPH0195759U (ja) * 1987-12-17 1989-06-26
JPH0195760U (ja) * 1987-12-17 1989-06-26
US4943843A (en) * 1985-03-25 1990-07-24 Hitachi, Ltd. Semiconductor device
US20110309483A1 (en) * 2007-10-19 2011-12-22 Rohm Co., Ltd. Semiconductor Device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60106158A (ja) * 1983-11-14 1985-06-11 Toshiba Corp 半導体装置
US4943843A (en) * 1985-03-25 1990-07-24 Hitachi, Ltd. Semiconductor device
JPS61296749A (ja) * 1985-06-25 1986-12-27 Toray Silicone Co Ltd 半導体装置用リードフレームの製造方法
JPS6282747U (ja) * 1985-11-14 1987-05-27
JPS63165846U (ja) * 1987-04-17 1988-10-28
JPH0195759U (ja) * 1987-12-17 1989-06-26
JPH0195760U (ja) * 1987-12-17 1989-06-26
US20110309483A1 (en) * 2007-10-19 2011-12-22 Rohm Co., Ltd. Semiconductor Device

Similar Documents

Publication Publication Date Title
US3591839A (en) Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
US4079511A (en) Method for packaging hermetically sealed integrated circuit chips on lead frames
EP0338728B1 (en) Integrated circuit package using plastic encapsulant
US3902148A (en) Semiconductor lead structure and assembly and method for fabricating same
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH0479141B2 (ja)
JPH0513382B2 (ja)
JPS59138339A (ja) 半導体装置
US3105868A (en) Circuit packaging module
JPH0294653A (ja) 樹脂封止型半導体装置
JPS5992556A (ja) 半導体装置
US3416046A (en) Encased zener diode assembly and method of producing same
EP0081419A2 (en) High lead count hermetic mass bond integrated circuit carrier
CN222421955U (zh) 提升高压slic芯片的耐压性能与爬电距离的封装结构及芯片
JP2504194B2 (ja) 樹脂封止型半導体装置の製造方法
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
JPS60257533A (ja) 半導体装置
JPH02250359A (ja) 半導体装置
KR200169976Y1 (ko) 반도체 패키지
JPS60223142A (ja) 半導体装置
JPS6221254A (ja) 電子装置
JPS63122131A (ja) 半導体装置用キヤリアテ−プ
JPS62147752A (ja) 半導体装置
KR200155169Y1 (ko) 반도체 패키지 디바이스
JPS6132451A (ja) 樹脂封止型半導体装置