JPH0437636B2 - - Google Patents
Info
- Publication number
- JPH0437636B2 JPH0437636B2 JP62294286A JP29428687A JPH0437636B2 JP H0437636 B2 JPH0437636 B2 JP H0437636B2 JP 62294286 A JP62294286 A JP 62294286A JP 29428687 A JP29428687 A JP 29428687A JP H0437636 B2 JPH0437636 B2 JP H0437636B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- control signal
- image
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/144—Movement detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジヨン信号中の動きに起因す
る画像変化に応答してテレビジヨン信号を適応的
に処理するテレビジヨン信号処理システムに関す
る。
る画像変化に応答してテレビジヨン信号を適応的
に処理するテレビジヨン信号処理システムに関す
る。
発明の背景
複合ビデオ信号からルミナンス成分とクロミナ
ンス成分を分離することは、テレビジヨン信号の
処理において必要な一段階である。画像の動きが
生じなければ、フレームくし型フイルタは、十分
にこの分離を実行することができる。画像の動き
が在る場合は、ラインくし型フイルタがフレーム
くし型フイルタより好ましく、その理由は、ライ
ンくし型フイルタは動きにより生じるアーテイフ
アクトを減少させるからである。しかしながら、
画像の垂直解像度の低下が起こる。また、ハンギ
ングドツトが垂直画像カラー遷移および対角線の
ルミナンス遷移の部分に現われる。
ンス成分を分離することは、テレビジヨン信号の
処理において必要な一段階である。画像の動きが
生じなければ、フレームくし型フイルタは、十分
にこの分離を実行することができる。画像の動き
が在る場合は、ラインくし型フイルタがフレーム
くし型フイルタより好ましく、その理由は、ライ
ンくし型フイルタは動きにより生じるアーテイフ
アクトを減少させるからである。しかしながら、
画像の垂直解像度の低下が起こる。また、ハンギ
ングドツトが垂直画像カラー遷移および対角線の
ルミナンス遷移の部分に現われる。
テレビジヨン信号から再生される画像は、伝送
されたインターレース方式のライン間に補間ライ
ンを含んでいる倍走査のノンインターレース方式
の表示を形成することにより強調される。満足で
きる補間ラインは、補間ラインの位置に対応する
位置からのラインであるが、画像の動きが生じな
ければ、前フイールドからのラインである。画像
の動きがある場合、補間ラインのフイールドと同
じフイールド内のラインから補間される補間ライ
ンが好ましいが、画像の垂直解像が低下し、ライ
ン・フリツカが生じる。
されたインターレース方式のライン間に補間ライ
ンを含んでいる倍走査のノンインターレース方式
の表示を形成することにより強調される。満足で
きる補間ラインは、補間ラインの位置に対応する
位置からのラインであるが、画像の動きが生じな
ければ、前フイールドからのラインである。画像
の動きがある場合、補間ラインのフイールドと同
じフイールド内のラインから補間される補間ライ
ンが好ましいが、画像の垂直解像が低下し、ライ
ン・フリツカが生じる。
最適の性能を提供しようとする際、前記のよう
なシステムは、処理済みの信号を別々に同時に発
生する。例えば、ラインくし型濾波されフレーム
くし型濾波されたルミナンス成分とクロミナンス
成分の両方、あるいはフイールド遅延された信号
とライン補間された補間信号の両方が発生され
る。2つの二者択一の信号の中の一方もしくは他
方、あるいはそれらの混合信号が、画像の動きの
推定値に基づいて、さらに処理するためにシステ
ムの残りの部分に供給される。
なシステムは、処理済みの信号を別々に同時に発
生する。例えば、ラインくし型濾波されフレーム
くし型濾波されたルミナンス成分とクロミナンス
成分の両方、あるいはフイールド遅延された信号
とライン補間された補間信号の両方が発生され
る。2つの二者択一の信号の中の一方もしくは他
方、あるいはそれらの混合信号が、画像の動きの
推定値に基づいて、さらに処理するためにシステ
ムの残りの部分に供給される。
問題点は、別個に処理された信号の適当な割合
を画像の動きの関数として決定する際に生じる。
ルミナンス/クロミナンスの分離の場合、フレー
ムくし型濾波されたルミナンス信号が、分離され
たルミナンス信号を発生する混合信号中に大きす
ぎる割合で含まれていると、動きに因るアーテイ
フアクトが再生画像中に見えるようになる。ライ
ンくし型濾波されたルミナンス信号が大きすぎる
割合でその混合物中に含まれていると、画像変化
の領域における垂直解像度が低下し、ハンギング
ドツトが目に見える。
を画像の動きの関数として決定する際に生じる。
ルミナンス/クロミナンスの分離の場合、フレー
ムくし型濾波されたルミナンス信号が、分離され
たルミナンス信号を発生する混合信号中に大きす
ぎる割合で含まれていると、動きに因るアーテイ
フアクトが再生画像中に見えるようになる。ライ
ンくし型濾波されたルミナンス信号が大きすぎる
割合でその混合物中に含まれていると、画像変化
の領域における垂直解像度が低下し、ハンギング
ドツトが目に見える。
倍走査のノンインターレース方式の変換器の場
合、フイールド遅延された信号が大きすぎる割合
で補間ラインを発生する混合成分中に含まれてい
ると、動きに因るアーテイフアクト(ぎざぎさの
付いたエツジのような)が動き領域に見える。一
方、ライン補間された信号が大きすぎる割合で混
合成分中に含まれていると、動き領域の垂直解像
度が低下し、ライン・フリツカが目につく。画像
の解像度を余り低下させないで、あるいは動きに
因るアーテイフアクトの可視性を増大させること
なく信号の混合を行なえるような方法でビデオ信
号の処理の動きの関数として適応的に制御するこ
とが望ましい。
合、フイールド遅延された信号が大きすぎる割合
で補間ラインを発生する混合成分中に含まれてい
ると、動きに因るアーテイフアクト(ぎざぎさの
付いたエツジのような)が動き領域に見える。一
方、ライン補間された信号が大きすぎる割合で混
合成分中に含まれていると、動き領域の垂直解像
度が低下し、ライン・フリツカが目につく。画像
の解像度を余り低下させないで、あるいは動きに
因るアーテイフアクトの可視性を増大させること
なく信号の混合を行なえるような方法でビデオ信
号の処理の動きの関数として適応的に制御するこ
とが望ましい。
発明の概要
本発明の原理に従つて、伝送された画像におけ
る差は画像の走査時間期間にわたつて推定され
る。推定された画像差の非線形の関数である制御
信号が発生される。この制御信号は、この制御信
号に応答してテレビジヨン信号の適応的処理を制
御するために使われる。
る差は画像の走査時間期間にわたつて推定され
る。推定された画像差の非線形の関数である制御
信号が発生される。この制御信号は、この制御信
号に応答してテレビジヨン信号の適応的処理を制
御するために使われる。
本発明の1つの特徴によると、制御信号Kと画
像差信号xを関係づける非線形関数は次式で与え
られ、実質的に指数関数である。
像差信号xを関係づける非線形関数は次式で与え
られ、実質的に指数関数である。
K=Ae-b/x (1)
ここで、Aとbは定数である。
本発明のもう1つの特徴によると、伝送された
画像のパラメータの推定値が得られ、推定された
パラメータの値に応答して非線形の伝達関数が変
更される。
画像のパラメータの推定値が得られ、推定された
パラメータの値に応答して非線形の伝達関数が変
更される。
本発明の更にもう1つの特徴によると、第1の
処理済み信号は画像の第1走査内のラインを表わ
す複数の信号に応答し、第2の処理済み信号は別
の走査におけるラインを表わす信号に応答する。
これらの2つの信号は、比較的小さな画像変化に
対しては最小値を有し、比較的大きな画像変化に
対しては最大値に漸近的に近くなり、中間の値に
ついては単調に減少する傾きを示す制御信号に基
づいた割合で合成される。
処理済み信号は画像の第1走査内のラインを表わ
す複数の信号に応答し、第2の処理済み信号は別
の走査におけるラインを表わす信号に応答する。
これらの2つの信号は、比較的小さな画像変化に
対しては最小値を有し、比較的大きな画像変化に
対しては最大値に漸近的に近くなり、中間の値に
ついては単調に減少する傾きを示す制御信号に基
づいた割合で合成される。
実施例
第1図は、ルミナンス/クロミナンスの分離回
路を示す。第1図において、入力端子5はルミナ
ンス成分とクロミナンス成分とを含む複合ビデオ
信号(CV)源(図示せず)に結合される。入力
端子5は、フレームくし型フイルタ10、ライン
くし型フイルタ20および動き検出回路30の各
入力端子に結合される。フレームくし型フイルタ
10は、その各出力端子にフレームくし型濾波さ
れたルミナンス成分Yfおよびフレームくし型濾
波されたクロミナンス成分Cfを発生する。フレー
ムくし型濾波済みルミナンス成分Yfを発生する
出力端子は信号合成回路40の第1の入力端子に
結合される。
路を示す。第1図において、入力端子5はルミナ
ンス成分とクロミナンス成分とを含む複合ビデオ
信号(CV)源(図示せず)に結合される。入力
端子5は、フレームくし型フイルタ10、ライン
くし型フイルタ20および動き検出回路30の各
入力端子に結合される。フレームくし型フイルタ
10は、その各出力端子にフレームくし型濾波さ
れたルミナンス成分Yfおよびフレームくし型濾
波されたクロミナンス成分Cfを発生する。フレー
ムくし型濾波済みルミナンス成分Yfを発生する
出力端子は信号合成回路40の第1の入力端子に
結合される。
ラインくし型フイルタ20は、その各出力端子
にラインくし型濾波済みルミナンス成分YLおよ
びラインくし型濾波済みクロミナンス成分CLを
発生する。ラインくし型濾波済みルミナンス成分
YLを発生する出力端子は信号合成回路40の第
2の入力端子に結合される。信号合成回路40の
出力端子は出力端子15に結合され、分離された
ルミナンス成分Yを発生する。動き検出回路30
の出力端子は、制御信号発生回路50の入力端子
に結合される。制御信号発生回路50の出力端子
は、信号合成回路40の制御入力端子に結合され
る制御信号Kを発生する。
にラインくし型濾波済みルミナンス成分YLおよ
びラインくし型濾波済みクロミナンス成分CLを
発生する。ラインくし型濾波済みルミナンス成分
YLを発生する出力端子は信号合成回路40の第
2の入力端子に結合される。信号合成回路40の
出力端子は出力端子15に結合され、分離された
ルミナンス成分Yを発生する。動き検出回路30
の出力端子は、制御信号発生回路50の入力端子
に結合される。制御信号発生回路50の出力端子
は、信号合成回路40の制御入力端子に結合され
る制御信号Kを発生する。
動作において、フレームくし型フイルタ10お
よびラインくし型フイルタ20は、ルミナンス成
分を含んでいる各信号を公知の方法で発生する。
動き検出回路30は、画像走査の時間期間、例え
ば、1フレーム時間期間の間ピクセル毎のベース
で画像の差を発生する。画像の差の大きさは信号
Mとして与えられる。制御信号発生回路50は、
動きの信号Mの非線形関数である制御信号Kを発
生する。信号合成回路40は、フレームくし型濾
波済みルミナンス信号およびラインくし型濾波済
みルミナンス信号を相補的な割合で合成し、制御
信号Kにより制御される出力ルミナンス信号Yを
発生する。
よびラインくし型フイルタ20は、ルミナンス成
分を含んでいる各信号を公知の方法で発生する。
動き検出回路30は、画像走査の時間期間、例え
ば、1フレーム時間期間の間ピクセル毎のベース
で画像の差を発生する。画像の差の大きさは信号
Mとして与えられる。制御信号発生回路50は、
動きの信号Mの非線形関数である制御信号Kを発
生する。信号合成回路40は、フレームくし型濾
波済みルミナンス信号およびラインくし型濾波済
みルミナンス信号を相補的な割合で合成し、制御
信号Kにより制御される出力ルミナンス信号Yを
発生する。
動きの信号Mが、画像の差が前の画像時間期間
にわたつて発生しなかつたことを示すと、信号合
成回路40は、出力ルミナンス信号Yとしてフレ
ームくし型濾波済みルミナンス信号Yfだけを実
質的に供給するように条件づけられる。動きの信
号Mが、フレーム間の画像の差が多量に発生した
ことを示すと、信号合成回路40は、ルミナンス
出力信号Yとしてラインくし型濾波済みルミナン
ス成分YLだけを実質的に供給するように条件づ
けられる。画像の差の中間の値については、フレ
ームくし型濾波済みルミナンス成分とラインくし
型濾波済みルミナンス成分の割合は、制御信号K
に従つて信号合成回路40において変えられる。
にわたつて発生しなかつたことを示すと、信号合
成回路40は、出力ルミナンス信号Yとしてフレ
ームくし型濾波済みルミナンス信号Yfだけを実
質的に供給するように条件づけられる。動きの信
号Mが、フレーム間の画像の差が多量に発生した
ことを示すと、信号合成回路40は、ルミナンス
出力信号Yとしてラインくし型濾波済みルミナン
ス成分YLだけを実質的に供給するように条件づ
けられる。画像の差の中間の値については、フレ
ームくし型濾波済みルミナンス成分とラインくし
型濾波済みルミナンス成分の割合は、制御信号K
に従つて信号合成回路40において変えられる。
第2図は、倍走査のノンインターレース方式の
変換器を示す。第2図において、入力端子7は、
ビデオ信号の一成分、例えば、ルミナンス成分Y
の成分源(図示せず)に結合される。入力端子
は、等化遅延要素80、ライン補間回路60、フ
イールド遅延要素70および動き検出回路30の
各入力端子に結合される。等化遅延要素80の出
力端子は、信号Rを発生し、時間圧縮回路83の
入力端子に結合される。時間圧縮回路83の出力
端子は、スイツチ90の第1の端子に結合され
る。スイツチ90の出力端子は出力端子25に結
合される。出力端子25は、伝送された画像を表
わす倍走査ノンインターレース方式の信号を発生
する表示装置(図示せず)に結合される。
変換器を示す。第2図において、入力端子7は、
ビデオ信号の一成分、例えば、ルミナンス成分Y
の成分源(図示せず)に結合される。入力端子
は、等化遅延要素80、ライン補間回路60、フ
イールド遅延要素70および動き検出回路30の
各入力端子に結合される。等化遅延要素80の出
力端子は、信号Rを発生し、時間圧縮回路83の
入力端子に結合される。時間圧縮回路83の出力
端子は、スイツチ90の第1の端子に結合され
る。スイツチ90の出力端子は出力端子25に結
合される。出力端子25は、伝送された画像を表
わす倍走査ノンインターレース方式の信号を発生
する表示装置(図示せず)に結合される。
ライン補間回路60の出力端子は、信号合成回
路40′の第1の入力端子に結合される信号ILを
発生する。フイールド遅延要素70の出力端子
は、信号合成回路40′の第2の入力端子に結合
される信号Ifを発生する。信号合成回路40′の
出力端子は、第2の時間圧縮回路87の入力端子
に結合される信号Iを発生する。
路40′の第1の入力端子に結合される信号ILを
発生する。フイールド遅延要素70の出力端子
は、信号合成回路40′の第2の入力端子に結合
される信号Ifを発生する。信号合成回路40′の
出力端子は、第2の時間圧縮回路87の入力端子
に結合される信号Iを発生する。
動き検出回路30の出力端子は、制御信号発生
回路50′の入力端子に結合される信号Mを発生
する。制御信号発生回路50′の出力端子は、信
号合成回路40′の制御入力端子に結合される制
御信号Kを発生する。
回路50′の入力端子に結合される信号Mを発生
する。制御信号発生回路50′の出力端子は、信
号合成回路40′の制御入力端子に結合される制
御信号Kを発生する。
動作において、ライン補間回路60およびフイ
ールド遅延要素70は、2つの受信ライン間に表
示される補間ラインIについて別個に処理された
推定値を発生する。ライン補間回路60はライン
補間された補間ラインILを発生し、フイールド遅
延要素70は知られている方法でフイールド遅延
された補間信号Ifを発生する。信号合成回路4
0′は相補的な割合で補間信号ILおよびIfを合成
し、補間信号Iを発生する。
ールド遅延要素70は、2つの受信ライン間に表
示される補間ラインIについて別個に処理された
推定値を発生する。ライン補間回路60はライン
補間された補間ラインILを発生し、フイールド遅
延要素70は知られている方法でフイールド遅延
された補間信号Ifを発生する。信号合成回路4
0′は相補的な割合で補間信号ILおよびIfを合成
し、補間信号Iを発生する。
信号Mは、前の画像期間にわたつて成分信号Y
の画像の差の大きさを示す。制御信号Kは動きの
信号Mの非線形の関数であり、補間ラインIにお
けるライン補間された補間信号とフイールド遅延
された補間信号の割合をそれぞれ制御する。動き
の信号Mが、前の画像時間期間にわたつて画像の
差が何も生じなかつたことを示すと、補間信号I
は実質上フイールド遅延された補間信号Ifだけで
ある。画像の差が多量に発生すると、補間信号I
は実質上ライン補間された補間信号ILだけであ
る。フレーム間の差の中間の値については、ILお
よびIfの割合は、制御信号Kに従つて、信号合成
回路40′において変更される。
の画像の差の大きさを示す。制御信号Kは動きの
信号Mの非線形の関数であり、補間ラインIにお
けるライン補間された補間信号とフイールド遅延
された補間信号の割合をそれぞれ制御する。動き
の信号Mが、前の画像時間期間にわたつて画像の
差が何も生じなかつたことを示すと、補間信号I
は実質上フイールド遅延された補間信号Ifだけで
ある。画像の差が多量に発生すると、補間信号I
は実質上ライン補間された補間信号ILだけであ
る。フレーム間の差の中間の値については、ILお
よびIfの割合は、制御信号Kに従つて、信号合成
回路40′において変更される。
時間圧縮回路83は、受け取られたラインRを
1水平ライン期間の1/2で走査するのに必要な時
間量だけ圧縮する。時間圧縮回路87は、補間ラ
インIに対して同様の機能を実行する。時間圧縮
回路83と87およびスイツチ90の組合わせ
は、受け取られたラインRおよび補間ラインIを
単一の水平ライン時間期間に時間多重化する。こ
のようにして、倍走査のノンインターレース方式
のビデオ信号が発生される。
1水平ライン期間の1/2で走査するのに必要な時
間量だけ圧縮する。時間圧縮回路87は、補間ラ
インIに対して同様の機能を実行する。時間圧縮
回路83と87およびスイツチ90の組合わせ
は、受け取られたラインRおよび補間ラインIを
単一の水平ライン時間期間に時間多重化する。こ
のようにして、倍走査のノンインターレース方式
のビデオ信号が発生される。
第3図は、第1図と第2図に示す回路における
動き検出回路として使われる知られた画像差の検
出回路である。第3図において、入力端子31
は、第1図における入力端子5あるいは第2図に
おける入力端子7に結合される。入力端子31
は、フレーム遅延要素32および減算器34の各
入力端子に結合される。フレーム遅延要素32の
出力端子は減算器34の第2の入力端子に結合さ
れる。減算器34の出力端子は、低域通過フイル
タ36および絶対値回路38を介して出力端子3
9に結合される。出力端子39は第1図の制御信
号発生回路50あるいは第2図の制御信号発生回
路50′に結合される。
動き検出回路として使われる知られた画像差の検
出回路である。第3図において、入力端子31
は、第1図における入力端子5あるいは第2図に
おける入力端子7に結合される。入力端子31
は、フレーム遅延要素32および減算器34の各
入力端子に結合される。フレーム遅延要素32の
出力端子は減算器34の第2の入力端子に結合さ
れる。減算器34の出力端子は、低域通過フイル
タ36および絶対値回路38を介して出力端子3
9に結合される。出力端子39は第1図の制御信
号発生回路50あるいは第2図の制御信号発生回
路50′に結合される。
動作において、複合ビデオ信号(CV)が端子
31に供給されると、減算器34は1フレーム期
間だけ離れた画像信号の差を発生する。低域通過
フイルタ36は通常カラー情報を含んでいる周波
数帯域を減衰させ、画像差の情報だけを残す。絶
対値回路38は、画像差の大きさを信号Mとして
出力端子39に発生する。前記の動き検出回路は
1フレーム時間期間の画像期間にわたつて画像差
を計算する。フイールド時間期間のような別の画
像期間を使うこともできる。さらに、現在処理さ
れつつあるフイールド内からの情報も画像の動き
を推定するのに使用することができる。
31に供給されると、減算器34は1フレーム期
間だけ離れた画像信号の差を発生する。低域通過
フイルタ36は通常カラー情報を含んでいる周波
数帯域を減衰させ、画像差の情報だけを残す。絶
対値回路38は、画像差の大きさを信号Mとして
出力端子39に発生する。前記の動き検出回路は
1フレーム時間期間の画像期間にわたつて画像差
を計算する。フイールド時間期間のような別の画
像期間を使うこともできる。さらに、現在処理さ
れつつあるフイールド内からの情報も画像の動き
を推定するのに使用することができる。
制御信号発生回路50および50′で使われる
最適な非線形関数を決定するために、一連の実験
を行なつた。複合ビデオ信号のルミナンス成分と
クロミナンス成分を分離するために、第1図に示
す回路と同様な回路が使用された。次いで分離さ
れた成分は受像管上に画像を再生するために処理
された。
最適な非線形関数を決定するために、一連の実験
を行なつた。複合ビデオ信号のルミナンス成分と
クロミナンス成分を分離するために、第1図に示
す回路と同様な回路が使用された。次いで分離さ
れた成分は受像管上に画像を再生するために処理
された。
複合ビデオ信号は、画像が20IRE単位のレベル
において暗い灰色の背景で伝送されるように合成
された。この場合、7.5IRE単位の信号レベルは
黒色の画像を発生し、100IRE単位の信号レベル
は白色の画像を発生する。画像は予め定められる
IRE単位だけ背景と異なり、背景上を水平方向に
左右に動く四角形であつた。フレームくし型濾波
されたテレビジヨン信号の場合、四角形の左右の
エツジにおける影から成る動きに因るアーテイフ
アクトが見える。例えば、背景レベルが20IRE単
位で、四角形が22IRE単位のとき、影領域におけ
る画像変化の大きさMは2IRE単位である。
において暗い灰色の背景で伝送されるように合成
された。この場合、7.5IRE単位の信号レベルは
黒色の画像を発生し、100IRE単位の信号レベル
は白色の画像を発生する。画像は予め定められる
IRE単位だけ背景と異なり、背景上を水平方向に
左右に動く四角形であつた。フレームくし型濾波
されたテレビジヨン信号の場合、四角形の左右の
エツジにおける影から成る動きに因るアーテイフ
アクトが見える。例えば、背景レベルが20IRE単
位で、四角形が22IRE単位のとき、影領域におけ
る画像変化の大きさMは2IRE単位である。
次に、この表示が観察され、制御信号Kがフレ
ームくし型濾波された成分だけが表示される値か
ら、ラインくし型濾波された成分だけが表示され
る値まで手動で変えられる。影が見えなくなるK
の値が分つた。
ームくし型濾波された成分だけが表示される値か
ら、ラインくし型濾波された成分だけが表示され
る値まで手動で変えられる。影が見えなくなるK
の値が分つた。
例えば、画像差が2IRE単位の場合、Kを80/
127に調整すると、影の見える直前である。その
後このテストは、20IRE単位の背景から表に示
す異なるIRE単位だけ変化する四角形について繰
り返され、最適のKが分つた。この一連のテスト
は、35IRE単位の背景レベルについても著しい差
のない状態で繰り返された。次に示す表は、こ
れらのテストの結果を示す。
127に調整すると、影の見える直前である。その
後このテストは、20IRE単位の背景から表に示
す異なるIRE単位だけ変化する四角形について繰
り返され、最適のKが分つた。この一連のテスト
は、35IRE単位の背景レベルについても著しい差
のない状態で繰り返された。次に示す表は、こ
れらのテストの結果を示す。
水平に移動する濃い四角形は低周波のルミナン
スの動きについての結果を与える。この一連のテ
ストは、最初に20IRE単位の背景レベルから次に
30IRE単位の予め定められるIRE単位レベルだけ
異なる薄い垂直ラインについて繰り返された。こ
のようなパターンは高周波のルミナンス情報を有
する。次に示す表は、高周波のルミナンス情報
についての一連のテストの結果を示す。実験によ
り得られる関係のある点が第4図に示され、動き
に因り引き起こされる目に見えるアーテイフアク
トを発生させることなく最高の垂直解像度を与え
るフレーム遅延処理の最適合成を与える関数の各
点を定める。
スの動きについての結果を与える。この一連のテ
ストは、最初に20IRE単位の背景レベルから次に
30IRE単位の予め定められるIRE単位レベルだけ
異なる薄い垂直ラインについて繰り返された。こ
のようなパターンは高周波のルミナンス情報を有
する。次に示す表は、高周波のルミナンス情報
についての一連のテストの結果を示す。実験によ
り得られる関係のある点が第4図に示され、動き
に因り引き起こされる目に見えるアーテイフアク
トを発生させることなく最高の垂直解像度を与え
るフレーム遅延処理の最適合成を与える関数の各
点を定める。
表
M(IRE) K
2 80/127
15 116/127
35 123/127
55 127/127
表
M(IRE) K
2 92/127
5 100/127
15 120/127
35 124/127
55 127/127
これらの表に基づいて、これらの各点により表
わされる関数を近似する数式が導かれる。その関
数は次式で表わされる。
わされる関数を近似する数式が導かれる。その関
数は次式で表わされる。
K=Ae-0.924/M (2)
ここで、AはKがとる最大値を決める定数であ
り、Mは個別の水平および垂直位置におけるフレ
ーム時間期間にわたつてのIRE単位で表わした画
像差である。この式は実験により得られたデータ
を表わすけれども、別の数式も同様にこのデータ
を正確に表わすことができる。関数を決定するの
は実験上のデータであり、数式は関数を近似する
だけであり、実験により得られるデータ点間の各
点における適当な関数の推定が行なわれる。
り、Mは個別の水平および垂直位置におけるフレ
ーム時間期間にわたつてのIRE単位で表わした画
像差である。この式は実験により得られたデータ
を表わすけれども、別の数式も同様にこのデータ
を正確に表わすことができる。関数を決定するの
は実験上のデータであり、数式は関数を近似する
だけであり、実験により得られるデータ点間の各
点における適当な関数の推定が行なわれる。
第5図は、第1図に示す回路に使われる制御信
号発生回路50のデイジタルの構成例である。第
5図において、読出し専用メモリ(以下、ROM
という。)59は、動き検出回路30(第1図)
から多ビツトのデイジタル信号Mを受け取るよう
に結合されるアドレス入力端子を有する。ROM
59のデータ出力端子は、信号合成回路40(第
1図)に供給される信号K′を発生する。多ビツ
トのデイジタル信号出力K′がnビツトから成る
と、K′が取り得る最大値は2n−1である。例え
ば、n=7であれば、最大値は127であり、関数
は次の数式で近似される。
号発生回路50のデイジタルの構成例である。第
5図において、読出し専用メモリ(以下、ROM
という。)59は、動き検出回路30(第1図)
から多ビツトのデイジタル信号Mを受け取るよう
に結合されるアドレス入力端子を有する。ROM
59のデータ出力端子は、信号合成回路40(第
1図)に供給される信号K′を発生する。多ビツ
トのデイジタル信号出力K′がnビツトから成る
と、K′が取り得る最大値は2n−1である。例え
ば、n=7であれば、最大値は127であり、関数
は次の数式で近似される。
K′=127e-0.924/M (3)
制御信号KはK′/128に等しく、1/128のス
テツプで0から127/128まで変化する。デイジタ
ル構成の場合、K′は128の一定減衰を伴つて用い
られ、それはハードウエアによるビツト・シフト
でよい。ROM59は、Mの各値について、Mの
値によりアドレスされるロケーシヨンが対応する
K′の値を含むように予めプログラムされている。
従つて、値Mを有するデイジタル入力について、
(3)式で示されるように、値127Kを有するデイジ
タル出力K′が発生される。予めプログラムされ
ているROM59は、実質的にはテーブル・ルツ
クアツプの関数発生器である。先に述べたよう
に、実験的に導入される各点が関数を定め、
ROM59に予めプログラムされた値のテーブル
な、入力値についての関数の推定値を与える。別
の数式から導入される値のテーブルも関数につい
て許容可能な推定値を与える。
テツプで0から127/128まで変化する。デイジタ
ル構成の場合、K′は128の一定減衰を伴つて用い
られ、それはハードウエアによるビツト・シフト
でよい。ROM59は、Mの各値について、Mの
値によりアドレスされるロケーシヨンが対応する
K′の値を含むように予めプログラムされている。
従つて、値Mを有するデイジタル入力について、
(3)式で示されるように、値127Kを有するデイジ
タル出力K′が発生される。予めプログラムされ
ているROM59は、実質的にはテーブル・ルツ
クアツプの関数発生器である。先に述べたよう
に、実験的に導入される各点が関数を定め、
ROM59に予めプログラムされた値のテーブル
な、入力値についての関数の推定値を与える。別
の数式から導入される値のテーブルも関数につい
て許容可能な推定値を与える。
第6図は、信号合成回路40または40′の一
実施例を示す。第6図において、第1の入力端子
41は、フレームくし型フイルタ10(第1図)
もしくはフイールド遅延要素70(第2図)に結
合される。入力端子41は、乗算器43の第1の
入力端子に結合される。乗算器43の出力端子は
加算器44の第1の入力端子に結合される。加算
器44の出力端子は出力端子49に結合される。
出力端子49は、出力端子15(第1図)あるい
は時間圧縮回路87(第2図)の入力端子に結合
される。
実施例を示す。第6図において、第1の入力端子
41は、フレームくし型フイルタ10(第1図)
もしくはフイールド遅延要素70(第2図)に結
合される。入力端子41は、乗算器43の第1の
入力端子に結合される。乗算器43の出力端子は
加算器44の第1の入力端子に結合される。加算
器44の出力端子は出力端子49に結合される。
出力端子49は、出力端子15(第1図)あるい
は時間圧縮回路87(第2図)の入力端子に結合
される。
第2の入力端子42は、ラインくし型フイルタ
20(第1図)もしくはライン補間回路60(第
2図)の出力端子に結合される。入力端子42
は、第2の乗算器45の第1の入力端子に結合さ
れる。乗算器45の出力端子は加算器44の第2
の入力端子に結合される。制御入力端子46は、
制御信号発生回路50(第1図)もしくは制御信
号発生回路50′(第2図)の出力端子に結合さ
れる。制御信号Kを伝達する制御入力端子46
は、乗算器45の第2の入力端子および信号A−
Kを発生する関数発生器47の入力端子に結合さ
れる。ここで、Aは、(1)式および(2)式について先
に述べたように、制御信号Kの最大値である。関
数発生器47の出力端子は乗算器43の第2入力
端子に結合される。
20(第1図)もしくはライン補間回路60(第
2図)の出力端子に結合される。入力端子42
は、第2の乗算器45の第1の入力端子に結合さ
れる。乗算器45の出力端子は加算器44の第2
の入力端子に結合される。制御入力端子46は、
制御信号発生回路50(第1図)もしくは制御信
号発生回路50′(第2図)の出力端子に結合さ
れる。制御信号Kを伝達する制御入力端子46
は、乗算器45の第2の入力端子および信号A−
Kを発生する関数発生器47の入力端子に結合さ
れる。ここで、Aは、(1)式および(2)式について先
に述べたように、制御信号Kの最大値である。関
数発生器47の出力端子は乗算器43の第2入力
端子に結合される。
動作において、乗算器43および45は各入力
信号の変化する割合を有する信号を発生する。加
算器44は、乗算器43および45からの配合さ
れた信号を合成し、入力端子46からの制御信号
Kにより制御されるとき、端子41および42か
らの入力信号の変化する割合を有する出力信号を
端子49に発生する。例えば、制御信号Kが零に
等しければ、入力端子42からの信号の零倍と入
力端子41からの信号の(A−O)倍、すなわち
A倍とが加算器44で合成される。制御信号Kが
Aに等しいならば、入力端子42からの信号のA
倍と入力端子41からの信号の(A−A)倍、す
なわち零倍とが加算器44で合成される。Kが中
間レベルにあると、端子41および42からの入
力信号の変化する割合が加算器44で合成され
る。例えば、Kが1/4Aに等しいと、入力端子4
2からの信号の1/4A倍と入力端子41からの信
号の(A−1/4A)倍、すなわち3/4A倍とが加算
器44で合成される。A=1ならば、入力信号の相
補的な割合が加算器44で合成される。
信号の変化する割合を有する信号を発生する。加
算器44は、乗算器43および45からの配合さ
れた信号を合成し、入力端子46からの制御信号
Kにより制御されるとき、端子41および42か
らの入力信号の変化する割合を有する出力信号を
端子49に発生する。例えば、制御信号Kが零に
等しければ、入力端子42からの信号の零倍と入
力端子41からの信号の(A−O)倍、すなわち
A倍とが加算器44で合成される。制御信号Kが
Aに等しいならば、入力端子42からの信号のA
倍と入力端子41からの信号の(A−A)倍、す
なわち零倍とが加算器44で合成される。Kが中
間レベルにあると、端子41および42からの入
力信号の変化する割合が加算器44で合成され
る。例えば、Kが1/4Aに等しいと、入力端子4
2からの信号の1/4A倍と入力端子41からの信
号の(A−1/4A)倍、すなわち3/4A倍とが加算
器44で合成される。A=1ならば、入力信号の相
補的な割合が加算器44で合成される。
第4図に示す伝達関数を有する制御信号発生回
路50′は、第2図に示す倍走査のノンインター
レース方式の変換器において有利に用いられる。
このような倍走査のノンインターレース方式の変
換器において、ライン・フリツカおよびライン補
間された補間信号により生じる垂直解像度の低
下、またフイールド遅延された補間信号から生じ
る、ぎざぎざのエツジのような動きに因り生じる
アーテイフアクト間で妥協が行なわれる。
路50′は、第2図に示す倍走査のノンインター
レース方式の変換器において有利に用いられる。
このような倍走査のノンインターレース方式の変
換器において、ライン・フリツカおよびライン補
間された補間信号により生じる垂直解像度の低
下、またフイールド遅延された補間信号から生じ
る、ぎざぎざのエツジのような動きに因り生じる
アーテイフアクト間で妥協が行なわれる。
別のテストにより、変化しない画像について
は、ライン補間された補間信号の比率が36/127
より大きくなつてはならず、また変化する画像に
ついては、その比率は80/127より小さくなつて
はならない。画像差は時々ノイズにより生じるか
ら、動き検出回路からの低い値の画像差信号出力
が変化していない画像中のノイズであるかもしく
は低いコントラスト画像における動きにより引き
起こされた画像差であるかどうかを決定すること
ができない。従つて、36/127あるいは80/127の
選択は、すべての場合について正確ではないかも
知れない。
は、ライン補間された補間信号の比率が36/127
より大きくなつてはならず、また変化する画像に
ついては、その比率は80/127より小さくなつて
はならない。画像差は時々ノイズにより生じるか
ら、動き検出回路からの低い値の画像差信号出力
が変化していない画像中のノイズであるかもしく
は低いコントラスト画像における動きにより引き
起こされた画像差であるかどうかを決定すること
ができない。従つて、36/127あるいは80/127の
選択は、すべての場合について正確ではないかも
知れない。
第8図は、上記の問題点を或る程度軽減する制
御信号発生回路50′(第2図)用の伝達関数を
示す。太い曲線は、Kfの最小値が36/128に等し
く設定されていることを除けば、第4図に示す伝
達関数の曲線と同じである。従つて、変化してい
ない画像は、低い値の画像差が検出された時、正
しく処理される。しかしながら、これらの画像差
が画像の動きにより引き起こされるものならば、
何らかの画質低下が経験される。画像差信号Mが
画像走査時間期間(表参照)にわたつて2IRE
単位の差に相当する値をとる時、曲線が80/128
のKの値に達するから、この画質低下はより大き
な画像変化により速やかに除去される。
御信号発生回路50′(第2図)用の伝達関数を
示す。太い曲線は、Kfの最小値が36/128に等し
く設定されていることを除けば、第4図に示す伝
達関数の曲線と同じである。従つて、変化してい
ない画像は、低い値の画像差が検出された時、正
しく処理される。しかしながら、これらの画像差
が画像の動きにより引き起こされるものならば、
何らかの画質低下が経験される。画像差信号Mが
画像走査時間期間(表参照)にわたつて2IRE
単位の差に相当する値をとる時、曲線が80/128
のKの値に達するから、この画質低下はより大き
な画像変化により速やかに除去される。
ノイズにより引き起こされる画像差が存在する
と、変化していない画像における大きな垂直遷移
によりフリツカが生じる。このノイズは垂直遷移
の暗い部分よりも明るい部分においてより目に見
える。この画像品質の低下を最小限にするために
は、垂直デテールの量すなわちエネルギーを検出
し、検出された垂直デテールのエネルギーのレベ
ルに基づいて伝達関数を変更することが必要であ
る。検出された垂直デテール情報のレベルが増加
するにつれて、制御信号Kの最小レベルKfは
36/128から0に減少する。従つて、垂直デテー
ルのエネルギーが増加するにつれて、より多くの
フイールド遅延された信号がライン補間された信
号と混合され、補間信号を形成する。
と、変化していない画像における大きな垂直遷移
によりフリツカが生じる。このノイズは垂直遷移
の暗い部分よりも明るい部分においてより目に見
える。この画像品質の低下を最小限にするために
は、垂直デテールの量すなわちエネルギーを検出
し、検出された垂直デテールのエネルギーのレベ
ルに基づいて伝達関数を変更することが必要であ
る。検出された垂直デテール情報のレベルが増加
するにつれて、制御信号Kの最小レベルKfは
36/128から0に減少する。従つて、垂直デテー
ルのエネルギーが増加するにつれて、より多くの
フイールド遅延された信号がライン補間された信
号と混合され、補間信号を形成する。
再び第2図に戻ると、ライン補間回路60は、
制御信号発生回路50′の第2の入力端子に結合
され垂直デテール情報信号VD(破線で示される)
を第2の出力端子に発生する。制御信号発生回路
50′は、第8図に示す伝達関数を示し、ライン
補間回路60から供給される垂直デテール情報信
号のレベルにより変更される。
制御信号発生回路50′の第2の入力端子に結合
され垂直デテール情報信号VD(破線で示される)
を第2の出力端子に発生する。制御信号発生回路
50′は、第8図に示す伝達関数を示し、ライン
補間回路60から供給される垂直デテール情報信
号のレベルにより変更される。
第7図は、第2図に示す倍走査のノンインター
レース方式の変換器の破線で示す変形例に用いら
れるライン補間回路60を示す。入力端子7は、
ライン期間の遅延要素61の入力端子および加算
器62と減算器64の各第1の入力端子に結合さ
れる。ライン期間遅延要素61の出力端子は、加
算器62および減算器64の各第2の入力端子に
結合される。加算器62の出力端子は、その入力
端子における信号に1/2を掛けるスケーリング回
路63に結合される。スケーリング回路63の出
力端子は、信号合成回路40′(第2図)の入力
端子に結合される信号ILを発生する。減算器64
の出力端子は、低域通過フイルタ65を介して絶
対値回路66に結合される。低域通過フイルタ6
5は、入力信号の中の公称上クロミナンス情報を
含んでいるスペクトル部分を減衰させ、垂直デテ
ール情報だけを残す。絶対値回路66は、垂直デ
テール情報の大きさを表わし、制御信号発生回路
50′(第2図)に結合される信号VDを発生す
る。
レース方式の変換器の破線で示す変形例に用いら
れるライン補間回路60を示す。入力端子7は、
ライン期間の遅延要素61の入力端子および加算
器62と減算器64の各第1の入力端子に結合さ
れる。ライン期間遅延要素61の出力端子は、加
算器62および減算器64の各第2の入力端子に
結合される。加算器62の出力端子は、その入力
端子における信号に1/2を掛けるスケーリング回
路63に結合される。スケーリング回路63の出
力端子は、信号合成回路40′(第2図)の入力
端子に結合される信号ILを発生する。減算器64
の出力端子は、低域通過フイルタ65を介して絶
対値回路66に結合される。低域通過フイルタ6
5は、入力信号の中の公称上クロミナンス情報を
含んでいるスペクトル部分を減衰させ、垂直デテ
ール情報だけを残す。絶対値回路66は、垂直デ
テール情報の大きさを表わし、制御信号発生回路
50′(第2図)に結合される信号VDを発生す
る。
第9図は、第2図に示す回路において破線で示
す変形例で使われる制御信号発生回路50′を示
す。第9図において、ライン補間回路60(第2
図)からの信号VDは、ROM59′のアドレス入
力端子のサブセツトに供給される。動き検出回路
30(第2図)からの信号Mは、ROM59′の
アドレス入力端子の残りの部分に供給される。
ROM59′は、制御信号Kを発生し、信号合成
回路40′(第2図)に結合される。
す変形例で使われる制御信号発生回路50′を示
す。第9図において、ライン補間回路60(第2
図)からの信号VDは、ROM59′のアドレス入
力端子のサブセツトに供給される。動き検出回路
30(第2図)からの信号Mは、ROM59′の
アドレス入力端子の残りの部分に供給される。
ROM59′は、制御信号Kを発生し、信号合成
回路40′(第2図)に結合される。
動作において、ROM59′は、第8図に示す
ように、複数の異なる伝達関数曲線を有する。フ
レーム間の差信号Mは、ROM59′に予めプロ
グラムされている選択された伝達関数曲線に対し
てKなる対応値を有するロケーシヨンをアドレス
する。この制御信号Kは信号合成回路40′(第
2図)に供給される。どの伝達関数曲線で選択さ
れるかは、信号VDの値により決まる。第8図に
示すように、信号VDの値が増加するにつれて、
Kの最小値Kfは減少する。
ように、複数の異なる伝達関数曲線を有する。フ
レーム間の差信号Mは、ROM59′に予めプロ
グラムされている選択された伝達関数曲線に対し
てKなる対応値を有するロケーシヨンをアドレス
する。この制御信号Kは信号合成回路40′(第
2図)に供給される。どの伝達関数曲線で選択さ
れるかは、信号VDの値により決まる。第8図に
示すように、信号VDの値が増加するにつれて、
Kの最小値Kfは減少する。
本発明は、フレーム間の差(動き)のアーテイ
フアクトおよびフレーム内の(ライン・フリツ
カ、垂直解像度の低下)アーテイフアクト間の最
適な妥協点が得られるような方法でフレーム間の
差信号Mを比例定数Kに関連づける非線形の伝達
関数に関する。ルミナンス/クロミナンス分離お
よび倍走査のノンインターレース方式変換に関し
て例示的な実施例を示したけれども、フレーム間
の差信号が目に見える適応型処理に影響を及ぼす
ような他の応用例においても本発明の原理を有利
に使うことができる。
フアクトおよびフレーム内の(ライン・フリツ
カ、垂直解像度の低下)アーテイフアクト間の最
適な妥協点が得られるような方法でフレーム間の
差信号Mを比例定数Kに関連づける非線形の伝達
関数に関する。ルミナンス/クロミナンス分離お
よび倍走査のノンインターレース方式変換に関し
て例示的な実施例を示したけれども、フレーム間
の差信号が目に見える適応型処理に影響を及ぼす
ような他の応用例においても本発明の原理を有利
に使うことができる。
第1図は、本発明による制御信号発生回路を組
み込んだルミナンス/クロミナンス分離回路のブ
ロツク図である。第2図は、本発明による制御信
号発生回路を含む倍走査のノンインターレース方
式の変換器のブロツク図である。第3図は、第1
図もしくは第2図に示す回路で使われる既知の動
き検出回路のブロツク図である。第4図は、第1
図もしくは第2図に示す制御信号発生回路の伝達
関数を示す。第5図は、第4図に示す伝達関数を
有し、第1図もしくは第2図に示す回路において
使われる制御信号発生回路のデイジタル構成のブ
ロツク図である。第6図は、第1図および第2図
に示す回路で使われる信号合成回路のブロツク図
である。第7図は、第2図に示す回路で使われる
ライン補間回路のブロツク図である。第8図は、
第2図に示す回路で使われる制御信号発生回路の
伝達関数を示す。第9図は、第9図に示す伝達関
数を有し、第2図に示す回路において使われる制
御信号発生回路のデイジタル構成例である。 5……入力端子、30……動き検出回路、40
……信号合成回路、50……制御信号発生回路。
み込んだルミナンス/クロミナンス分離回路のブ
ロツク図である。第2図は、本発明による制御信
号発生回路を含む倍走査のノンインターレース方
式の変換器のブロツク図である。第3図は、第1
図もしくは第2図に示す回路で使われる既知の動
き検出回路のブロツク図である。第4図は、第1
図もしくは第2図に示す制御信号発生回路の伝達
関数を示す。第5図は、第4図に示す伝達関数を
有し、第1図もしくは第2図に示す回路において
使われる制御信号発生回路のデイジタル構成のブ
ロツク図である。第6図は、第1図および第2図
に示す回路で使われる信号合成回路のブロツク図
である。第7図は、第2図に示す回路で使われる
ライン補間回路のブロツク図である。第8図は、
第2図に示す回路で使われる制御信号発生回路の
伝達関数を示す。第9図は、第9図に示す伝達関
数を有し、第2図に示す回路において使われる制
御信号発生回路のデイジタル構成例である。 5……入力端子、30……動き検出回路、40
……信号合成回路、50……制御信号発生回路。
Claims (1)
- 【特許請求の範囲】 1 処理しようとするビデオ入力信号を供給する
信号源と、 前記信号源に結合され、ライン処理されたビデ
オ出力信号を発生するライン処理回路と、 前記信号源に結合され、フイールド処理された
ビデオ出力信号を発生するフイールド処理回路
と、 前記ビデオ入力信号に応答し、動き表示信号を
発生する動き検出回路と、 前記動き表示信号に応答し、且つ所定の入出力
関数を有し、非線形の合成制御信号を発生する制
御信号発生回路と、 前記ライン処理されたビデオ出力信号と前記フ
イールド処理されたビデオ出力信号とを前記合成
制御信号に従つて合成し、合成されたビデオ出力
信号を発生する合成回路と、 前記ビデオ入力信号に応答し、垂直デテール表
示信号を発生する垂直デテール信号検出回路と、 前記垂直デテール表示信号を前記制御信号発生
回路の入力に供給し、前記ビデオ入力信号中に含
まれる前記垂直デテールの量に従つて前記制御信
号発生回路の前記入出力関数を変更する手段とを
含んでいる、ビデオ信号処理システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US934923 | 1986-11-25 | ||
| US06/934,923 US4716462A (en) | 1986-11-25 | 1986-11-25 | Motion adaptive television signal processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63141491A JPS63141491A (ja) | 1988-06-13 |
| JPH0437636B2 true JPH0437636B2 (ja) | 1992-06-19 |
Family
ID=25466278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62294286A Granted JPS63141491A (ja) | 1986-11-25 | 1987-11-24 | ビデオ信号処理システム |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4716462A (ja) |
| JP (1) | JPS63141491A (ja) |
| KR (1) | KR970004198B1 (ja) |
| DE (1) | DE3739812A1 (ja) |
| FR (1) | FR2607342B1 (ja) |
| GB (1) | GB2198311B (ja) |
| HK (1) | HK48096A (ja) |
| IT (1) | IT1222970B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6359172A (ja) * | 1986-08-28 | 1988-03-15 | Matsushita Electric Ind Co Ltd | テレビジヨン信号の輪郭補償装置 |
| GB2223142B (en) * | 1988-09-23 | 1993-01-06 | Sony Corp | Separating components of composite digital video signals |
| DE3900490A1 (de) * | 1989-01-10 | 1990-07-12 | Broadcast Television Syst | Schaltungsanordnung zur decodierung von farbfernsehsignalen |
| US5097321A (en) * | 1989-04-28 | 1992-03-17 | Accom | Three dimensional adaptive decoding system and method |
| KR960016852B1 (ko) * | 1990-05-23 | 1996-12-21 | 삼성전자 주식회사 | 동작 적응형 색신호 합성회로 |
| US5083203A (en) * | 1990-05-31 | 1992-01-21 | Samsung Electronics Co., Ltd. | Control signal spreader |
| KR930009880B1 (ko) * | 1990-11-19 | 1993-10-12 | 삼성전자 주식회사 | 동신호 검출회로 |
| US5175619A (en) * | 1990-11-26 | 1992-12-29 | Thomson Consumer Electronics, Inc. | Progressive scan television system using luminance low frequencies from previous field |
| US5287174A (en) * | 1991-04-05 | 1994-02-15 | Sanyo Electric Co., Ltd. | Vertical resolution correcting circuit for video signal |
| US5355178A (en) * | 1991-10-24 | 1994-10-11 | Eastman Kodak Company | Mechanism for improving television display of still images using image motion-dependent filter |
| US5237413A (en) * | 1991-11-19 | 1993-08-17 | Scientific-Atlanta, Inc. | Motion filter for digital television system |
| DE4139404C2 (de) * | 1991-11-29 | 1996-11-07 | Sony Deutschland Gmbh | Bildsignalverarbeitungseinrichtung |
| US5386249A (en) * | 1992-01-22 | 1995-01-31 | Samsung Electronics Co., Ltd. | Video motion detector with full-band response except for diagonal spatial frequencies |
| US5233421A (en) * | 1992-04-30 | 1993-08-03 | Thomson Consumer Electronics, Inc. | Video memory system with double multiplexing of video and motion samples in a field memory for motion adaptive compensation of processed video signals |
| US5412436A (en) * | 1993-04-22 | 1995-05-02 | Thomson Consumer Electronics, Inc. | Motion adaptive video processing system |
| JP3444926B2 (ja) * | 1993-07-19 | 2003-09-08 | パイオニア株式会社 | 表示装置の階調補正方式 |
| DE4327733C1 (de) * | 1993-08-18 | 1994-06-01 | Grundig Emv | Bewegungsdetektor |
| US7046306B2 (en) * | 2003-03-31 | 2006-05-16 | Texas Instruments Incorporated | Processing a video signal using motion estimation to separate luminance information from chrominance information in the video signal |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1515551A (en) * | 1975-04-25 | 1978-06-28 | British Broadcasting Corp | Noise reduction in electrical signals |
| JPS55112976U (ja) * | 1979-01-31 | 1980-08-08 | ||
| JPS58115995A (ja) * | 1981-12-29 | 1983-07-09 | Sony Corp | 信号処理回路 |
| JPS58117788A (ja) * | 1982-01-06 | 1983-07-13 | Hitachi Ltd | カラ−テレビジヨン信号処理回路 |
| GB2127250B (en) * | 1982-09-20 | 1986-04-09 | British Broadcasting Corp | Colour video signal processing |
| JPS6057793A (ja) * | 1983-09-08 | 1985-04-03 | Nec Corp | 動き検出回路 |
| GB8328362D0 (en) * | 1983-10-24 | 1983-11-23 | Indep Broadcasting Authority | Movement detector |
| JPS60165186A (ja) * | 1984-02-08 | 1985-08-28 | Hitachi Ltd | 走査線補間回路 |
| JPS60168276A (ja) * | 1984-02-13 | 1985-08-31 | Kokusai Denshin Denwa Co Ltd <Kdd> | 画面上の移動体の動き方向検出方式 |
| DE3418789A1 (de) * | 1984-05-19 | 1985-11-21 | Robert Bosch Gmbh, 7000 Stuttgart | System zur decodierung von farbfernsehsignalen mit quadraturmoduliertem farbhilfstraeger |
| US4598309A (en) * | 1984-05-29 | 1986-07-01 | Rca Corporation | Television receiver that includes a frame store using non-interlaced scanning format with motion compensation |
| US4617589A (en) * | 1984-12-17 | 1986-10-14 | Rca Corporation | Adaptive frame comb filter system |
| CA1243398A (en) * | 1985-01-14 | 1988-10-18 | Nec Corporation | Luminance/chrominance separating apparatus |
| US4651211A (en) * | 1986-01-17 | 1987-03-17 | Rca Corporation | Video signal motion detecting apparatus |
-
1986
- 1986-11-25 US US06/934,923 patent/US4716462A/en not_active Expired - Lifetime
-
1987
- 1987-10-22 IT IT22385/87A patent/IT1222970B/it active
- 1987-11-20 GB GB8727266A patent/GB2198311B/en not_active Expired - Lifetime
- 1987-11-24 JP JP62294286A patent/JPS63141491A/ja active Granted
- 1987-11-24 DE DE19873739812 patent/DE3739812A1/de active Granted
- 1987-11-24 FR FR8716276A patent/FR2607342B1/fr not_active Expired - Lifetime
- 1987-11-24 KR KR1019870013213A patent/KR970004198B1/ko not_active Expired - Fee Related
-
1996
- 1996-03-21 HK HK48096A patent/HK48096A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63141491A (ja) | 1988-06-13 |
| GB2198311B (en) | 1991-04-03 |
| DE3739812C2 (ja) | 1992-02-20 |
| GB8727266D0 (en) | 1987-12-23 |
| US4716462A (en) | 1987-12-29 |
| IT1222970B (it) | 1990-09-12 |
| FR2607342A1 (fr) | 1988-05-27 |
| FR2607342B1 (fr) | 1993-09-24 |
| GB2198311A (en) | 1988-06-08 |
| DE3739812A1 (de) | 1988-06-01 |
| HK48096A (en) | 1996-03-29 |
| IT8722385A0 (it) | 1987-10-22 |
| KR970004198B1 (ko) | 1997-03-25 |
| KR880006937A (ko) | 1988-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0437636B2 (ja) | ||
| KR900002625B1 (ko) | 합성 칼라 텔레비젼 신호를 위한 신호 처리 회로 | |
| JP2634632B2 (ja) | 動き検出回路 | |
| EP0337496A2 (en) | Apparatus for demodulating subnyquist sampled video signal and demodulating method therefor | |
| JPH0420314B2 (ja) | ||
| JP2586687B2 (ja) | 雑音除去回路 | |
| JP3231309B2 (ja) | 動き情報信号検出回路 | |
| EP0487186B1 (en) | Motion signal detecting circuit | |
| JP2942261B2 (ja) | 動き検出回路 | |
| JP2955984B2 (ja) | 補間装置 | |
| JPH01318491A (ja) | 動き検出回路及びエッジ検出回路 | |
| JP3064295B2 (ja) | 動き適応型信号処理回路及びテレビジョン受像機 | |
| JPH04326276A (ja) | 動き検出回路および動き適応型走査線補間回路 | |
| JP2523373B2 (ja) | 動き適応型輝度信号色信号分離装置 | |
| JP2698404B2 (ja) | 輝度信号処理装置 | |
| JP2667492B2 (ja) | 複合テレビジョン信号生成回路 | |
| JP2804795B2 (ja) | 動き検出回路 | |
| JP2614475B2 (ja) | 走査変換装置 | |
| JP3894379B2 (ja) | フリッカ除去装置 | |
| JP2624321B2 (ja) | テレビジョン信号処理装置 | |
| KR940006565Y1 (ko) | Ntsc 복합영상신호의 휘도/색도분리회로 | |
| JP2669543B2 (ja) | 画像信号処理回路 | |
| JPH0733499Y2 (ja) | 高品位テレビジョンデコーダ | |
| JPH05328310A (ja) | Museデコード処理用ノイズリデューサ | |
| JPH01195793A (ja) | テレビジョン受像機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |