JPH0438529A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明は情報処理装置にあって、マルチタスクシステム
の中央制御部動作環境の動的管理を行なう装置に関する
。

中央制御部の動作環境とは動作速度、割り込み制ａｍ境
、アドレス空間等、ＣＰＵ上で動作するプログラムがう
けるハードウェア上の制約を意味している。本発明は好
ましくは動作速度の動的管理装置に関する。

し従来の技術］ 中央制御装置（以降ＣＰＵと呼ぶ）は年々その動作速度
を速くすることで、その処理能力を飛躍的に増大させて
きている。しかしながら、そこで実行されるソフトウェ
アの一部には動作速度の向上を好まないものも存在する
。いわゆるゲームソフトやソフトウェアタイマーがそれ
である。又、一部のメモリや外部装置にもＣＰＵの動作
速度の上昇に追従できないものが存在している。

第４図に示される電子計算機４００はＩＭＨｚのクロッ
クが入力されていてＣＰＵ４０１の動作速度はどの命令
に対しても一定で１秒間の命令処理数を百万個（以降Ｉ
Ｍｉｐｓと称する）と仮定する。又、デバイス４０３は
入出力装置でＣＰＵ４０１からの命令に対してやはりＩ
ＭＨｚで同期動作できるものとする。

電子計算機４００はどのプログラムを実行してもＩＭｉ
ｐｓで実行することができる。

ところで、電子計算機４００内部のＣＰＵ４０１の動作
速度が２ＭＨｚに向上したと仮定する場合、当然ながら
その処理能力は２Ｍ１ｐｓになる。

しかし、デバイス４０３を利用しようとするプログラム
は、デバイス４０３の動作速度が２ＭＨｚではない為、
そのままでは実行不可能である。

第５図は第４図で示す電子計算機４００のうち、Ｃ−Ｐ
　Ｕ　４０１を２ＭＨ２でも動作可能なＣＰＵ５０１に
したものである。また。クロック発生器５０４は発信器
５０５より得るクロックから外部スイッチ５０８に基づ
きＩＭＨ２のクロックと２ＭＨｚのクロックを選択して
ＣＰＵ５０１へ伝送する回路を追加したものでデバイス
５０３はデバイス４０３と同等の１ＭＨｚでしか動作し
得ないものとする。

これにより、デバイス５０３を使用しないプログラムは
電子計算機４００で実行するのに比べ２倍のパフォーマ
ンスを得ることができる。また、スイッチによりＩＭＨ
ｚのクロックを選択しさえすれば電子計算機４００と同
等動作を行なうことができ、デバイス５０３自体とそれ
を使用するソフトウェアの資産継承を計ることができる
。

第６図は電子計算機５００で動作をするプログラムのス
テップ数とその実行時間を模式化したものである。プロ
グラム６００は６０１〜６０４の４個のタスクに分割さ
れているとする。説明の便宜上、タスク６０１〜６０４
は同一ステップ数で構成されＩＭｉｐｓで実行した場合
の各々の実行時間は全てＴで同じとする。

さらに、タスク６０１はイニシャルプログラム、タスク
６０３は演算プログラムで低速デバイス５０３をアクセ
スしないと仮定する。又、タスク６０２はオペレターか
らの入力を得るプログラム、タスク６０４はオペレータ
への出力プログラムで各々がデバイス５０３を使用する
と仮定し、６０１から順に６０２．６０３．６０４と実
行されるものとする。

したがって、タスク６０１と６０３はＣＰＵ５０１上で
本来なら２Ｍ１ｐｓの能力で動作が可能であり、タスク
６０２とタスク６０４はＩＭｉｐＳでしか動作ができな
いことになる。

ここで、計算機５００でプログラム６００をＩＭｉｐｓ
で実行した場合、その実行時間６１０は各タスクの各々
の実行時間６１１〜６１４の総和４Ｔで表わすことがで
きる。説明の便宜上、第６図ではその大きさをプログラ
ムのステップ数と同じサイズで表わしている。

計算機５００のスイッチ５０６を２ＭＨ２のクロックが
選択される側に変え、そのＣＰＵ５０１の性能を２Ｍ１
ｐＢにした上でプログラム６００を実行すると仮定する
。

タスク６０１は仮定どおり２Ｍ１ｐｓで動作しその動作
時間６２１はＴ／２で終了する。しかし、タスク６０２
は低速デバイス５０３を実行するため２Ｍ１ｐｓでは動
作できない。よって、プログラム６００はこの時点で障
害が発生し中断する。

［発明が解決しようとする課題］ 従来技術ではあるプログラムの使用する最も低速な周辺
装置（メモリやオペレータとの操作環境を含む）に合わ
せてＣＰＵの動作速度をその都度決定しなくてはならな
い。さらに、各ユーザは使用しようとするプログラムの
動作環境を常に把握していなくてはならない。

又、そのプログラムの全体的な効率は周辺装置が改善さ
れない限りＣＰｔＪの動作速度アップの恩恵を受けるこ
とができない。場合によっては、部あるいは全てをつく
り直す必要性が発生する。

［課題を解決するための手段］ 本発明は、中央制御部と、前記中央制御部の動作環境を
決定することのできるレジスタ部と、前記レジスタ部に
前記中央制御部が直接書き込みを行なうことができる回
路手段と、前記中央制御部が実行しようとするジョブの
待行列からひとつのジョブの実行開始を行なおうとする
時に、前記ジョブが持つ固有の前記中央制御部の動作環
境の情報を前記レジスタ部に書き込みを行なうことがで
きる手段とを備えていることを特徴とし、さらに、前記
実行しようとするジョブが前記レジスタ部に指定を行な
わない場合は、前記中央制御部の動作環境を指定するた
めの外部スイッチ手段が備えられていることを特徴とす
る。

［実施例］ 第１図は特許請求範囲第１項で示す電子計算機１００で
従来の技術の項で説明した電子計算機５００とほぼ同等
であるが、スイッチ５０６の代わりにレジスタ１０６と
その書き込み手段１０７を持つ。

レジスタ１０６に書かれた内容はクロック発生器１０４
に伝達されＣＰＵ１００に渡すクロックを決定すること
ができる。

又、レジスタ１０６はＣＰＵｌ０Ｉから書き込み手段１
０７を介して任意のタイミングにて書換えが可能で、こ
れにより、ＣＰＵｌ０Ｉは自らの動作速度を自ら設定で
きることになる。

第２図は電子計算機１００で動作をするプログラムのス
テップ数を模式化したもので第６図で説明したプログラ
ム６００と同じ構成をなすものである。プログラム２０
０は２０１〜２０４の４個のタスクに分割されていて、
かつ、同一サイズで２０１から２０２．２０３．２０４
へと順に実行されるものとする。

但し、各々のタスクの先頭にはそれ自身の動作速度を指
定する情報と第１図で示すレジスタ１０６へ書き込む命
令２２１〜２２４を持っているものとする。

叉、第６図と同様にタスク２０１はイニシャルプログラ
ム、タスク２０３は演算プログラムであって、２０１と
２０３の各々のタスクは低速デバイス１０３の使用しな
いと仮定する。又、タスク２０２はオペレターからの入
力を得るプログラム、タスク２０４はオペレータへの出
力プログラムであって、２０２と２０４の各々のタスク
はデバイス１０３を使用すると仮定する。

今、プログラム２００が電子計算機１００上で動作を開
始した場合、まずタスク２０１が呼び出される。タスク
２０１の先頭にはＣＰＵｌ０Ｉの動作速度を２ＭＨｚに
設定するための命令２２１があって、第１図で示す１０
７を介してレジスタ１０６へ情報が書き込まれる。よっ
て、ＣＰＵｌ０１は２Ｍ１ｐｓの能力でタスク２０１を
実行し、その実行時間は第２図の２１１で表わすことが
でき、第６図で示すＩ　Ｍ　ｉ　ｐ　Ｓで実行した場合
の実行時間６１１のＴに比べ半分の時間Ｔ／２となる。

次に、タスク２０２が呼び出されるとＣＰＵｌ０１のク
ロックは命令２２２が実行されＣＰＵの動作速度はＩＭ
ＨｚとなりＣＰＵｌ０ＩはＩＭｉｐｓで実行される。こ
れによりタス・り２０２の実行時間２１２は第６図のタ
スク６０２が必要とした実行時間６１２の１時間と同じ
である。

以下同様にタスク２０３は命令２２３により再度２ＭＨ
ｚのクロックが選択されて、その実行時間２１３は６１
３の半分のＴ／２時間となり、タスク２０４の命令２２
４によりＩＭＨｚクロックが選択されその実行時間２１
４は６１４と同じ１時間となる。

入出力タスク２０２と２０４の実行時間２１２．２１４
は従来の動作速度と同じなのでオペレータは従来の電子
計算機と同じ感覚で扱うことができるであろう。叉、オ
ペレータの実質上の待ち時間となるタスク２０３の実行
時間２１３はＣＰＵの性能アップ分と同じ半分のＴ／２
時間となる。全体の動作時間和２１０は動作速度アップ
の効果が表れて３Ｔ時間となり、従来技術の４Ｔ時間に
比べ２５％の性能アップが可能となる。

従来の実行時間を、比較のために第２図の左側に６１１
．６１２．６１３．６１４として示しである。

又、ユーザは動作速度や設定スイッチを意識しなくでも
、ＣＰＵの運用効率を高める事が可能となり、従来技術
の項で説明した誤った動作速度の選択によるプログラム
の中断などは起こらない。

ところで、プログラムやタスクは固有の実行速度を必ず
持っているものとは限らないため、特許請求の範囲第１
項で示すレジスタに指定する情報が不定となる場合があ
る。この場合はＣＰＵの動作速度を従来技術で示す電子
計算機５００の様にオペレータが直接設定できるスイッ
チを設ける方が望ましい。

第３図は電子計算機１００に特許請求の範囲第２項で示
す補助回路手段を加えた電子計算機３００である。電子
計算機１００のレジスタ１０６にあたる３０６の内容と
、スイッチ３０８の内容を、Ｒ−Ｓフリップフロップ３
０９の出力状態により、レジスタ・スイッチ選択回路が
選択を行なう。これにより、ＣＰＵ３０１の動作速度を
ＣＰＵ３０１自身とスイッチ３０８双方より指定可能と
なる。

Ｒ−Ｓフリップフロップ３０９の出力はイニシャル時に
はＬに設定されレジスタ・スイッチ選択回路３１０はス
イッチ３０８を選択している。この時、ＣＰＵ３００の
動作速度はオペレータがスイッチ３０８を介して指定す
ることができる。

その後、前と実施例で行なわれるレジスタ３０６への書
き込みが行なわれるとＲ−Ｓフリップフロップ３０９の
出力はＨとなってレジスタ３０６の内容をレジスタ・ス
イッチ選択回路３１０が選択し、電子計算機１００のク
ロック選択回路１゜４にあたる３０４に伝送する。

［発明の効果］ 特にＣＰＵの動作速度の上昇はシステム全体の動作効率
を高めることとなる。しかしながら、その製品化におい
て周辺装置までを含め、同時に動作速度を合わせる事は
困難なことである。従来技術では一部のソフトウェアが
一部の周辺装置の影響により、ＣＰＵの効率アップを生
かしきれない。

本発明はＣＰＵの高速化等に対しＣＰＵの動作環境を動
的に変化させることにより、オペレータが意識する事な
く、従来資産の効率のいい運用と継承を計ることができ
る。

【図面の簡単な説明】

第１図は本発明による情報処理装置を示す図。 第２図は本発明で動作するプログラムとその実行時間を
示す略図。 第３図は本発明による補助回路をさらに備えた情報処理
装置を示す略図。 第４図は従来の電子計算機を示す図。 第５図は従来技術により一部変更した電子計算機を示す
図。 第６図は従来技術による第５図の電子計算機で実行され
るプログラムとその実行時間を示す略図。 １０１、３０１：　　ｃｐｕ １０２．３０２：メモリおよび周辺装置１０３．３０３
：低速デバイス １０４．３０４：　ＣＰＵクロック選択回路１０５．３
０５：発振器 １０６．３０６：クロック選択レジスタ１０７．３０７
：書き込み回路 ３０８：　スイッチ ３０９： ３１０： １２０． ２０１： ２０２： ２０３： ２０４： Ｒ−Ｓフリップフロップ レジスタ・スイッチ選択回路 ３２０：共通パス タスク１、イニシャルプログラム タスク２、入力プログラム タスク３、演算プログラム タスク４、出力プログラム 以 上

Claims (2)

【特許請求の範囲】
1. （１）中央制御部と、前記中央制御部の動作環境を決定
   することのできるレジスタ部と、前記レジスタ部に前記
   中央制御部が直接書き込みを行なうことができる回路手
   段と、前記中央制御部が実行しようとするジョブの待行
   列からひとつのジョブの実行開始を行なおうとする時に
   、前記ジョブが持つ固有の前記中央制御部の動作環境の
   情報を前記レジスタ部に書き込みを行なうことができる
   手段とを備えていることを特徴とする情報処理装置。
2. （２）前記実行しようとするジョブが前記レジスタ部に
   指定を行なわない場合は、前記中央制御部の動作環境を
   指定するための外部スイッチ手段が備えられていること
   を特徴とする請求項１記載の情報処理装置。