JPH0438592Y2 - - Google Patents
Info
- Publication number
- JPH0438592Y2 JPH0438592Y2 JP16419988U JP16419988U JPH0438592Y2 JP H0438592 Y2 JPH0438592 Y2 JP H0438592Y2 JP 16419988 U JP16419988 U JP 16419988U JP 16419988 U JP16419988 U JP 16419988U JP H0438592 Y2 JPH0438592 Y2 JP H0438592Y2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- state
- signal
- digital signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005562 fading Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 12
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
《産業上の利用分野》
本考案は入力される複数のデイジタル信号のう
ち、入力切換スイツチにより一のデイジタル信号
を選択するデイジタル信号切換回路に関する。
ち、入力切換スイツチにより一のデイジタル信号
を選択するデイジタル信号切換回路に関する。
《従来の技術》
従来のデイジタル信号切換回路においては、機
器のフロントパネル等の設けられた入力切換操作
スイツチが第１のデイジタル信号から第２のデイ
ジタル信号を選択すべく操作されると、直ちにロ
ジツク回路により構成されたスイツチ回路が切換
わり、第２のデイジタル信号をデイジタル・オー
デイオ・インターフエイス（以下DAIFと称す
る）デコーダに出力するよう構成されている。
器のフロントパネル等の設けられた入力切換操作
スイツチが第１のデイジタル信号から第２のデイ
ジタル信号を選択すべく操作されると、直ちにロ
ジツク回路により構成されたスイツチ回路が切換
わり、第２のデイジタル信号をデイジタル・オー
デイオ・インターフエイス（以下DAIFと称す
る）デコーダに出力するよう構成されている。
通常、第１のデイジタル信号と第２のデイジタ
ル信号は異なる機器からの出力であるためにその
クロツク周波数は同期してなく、また、そのサン
プリング周波数さえ異なることがある。よつて、
スイツチ回路が切り替わると、第１のデイジタル
信号にロツクしていたDAIFデコーダ内のPLL回
路が直ちにアンロツク状態となることにより、
DAIFデコーダが出力信号をミユートする。その
後、PLL回路が第２のデイジタル信号にロツク
すると、DAIF回路がミユート状態を解除するよ
う構成されていた。
ル信号は異なる機器からの出力であるためにその
クロツク周波数は同期してなく、また、そのサン
プリング周波数さえ異なることがある。よつて、
スイツチ回路が切り替わると、第１のデイジタル
信号にロツクしていたDAIFデコーダ内のPLL回
路が直ちにアンロツク状態となることにより、
DAIFデコーダが出力信号をミユートする。その
後、PLL回路が第２のデイジタル信号にロツク
すると、DAIF回路がミユート状態を解除するよ
う構成されていた。
《考案が解決しようとする問題点》
DAIFデコーダはPLL回路のアンロツク状態で
出力をミユートするので、入力されるデイジタル
信号の切換時、急激にデイジタルデータがゼロと
なることによりクリツクノイズを発生する原因と
なつていた。
出力をミユートするので、入力されるデイジタル
信号の切換時、急激にデイジタルデータがゼロと
なることによりクリツクノイズを発生する原因と
なつていた。
《問題点を解決するための手段》
入力される複数のデイジタル信号のうち一つの
デイジタル信号を選択すべく操作される入力切換
操作部と、入力切換操作部の操作に基づき、対応
するデイジタル信号を選択する選択回路と、選択
回路によつて選択されたデイジタル信号をフエー
ドイン／フエードアウト可能なデイジタルフエー
ダー回路と、デイジタル信号に含まれるクロツク
信号にロツク可能なPLL回路と、制御手段とか
らなる。
デイジタル信号を選択すべく操作される入力切換
操作部と、入力切換操作部の操作に基づき、対応
するデイジタル信号を選択する選択回路と、選択
回路によつて選択されたデイジタル信号をフエー
ドイン／フエードアウト可能なデイジタルフエー
ダー回路と、デイジタル信号に含まれるクロツク
信号にロツク可能なPLL回路と、制御手段とか
らなる。
《作用》
選択された一のデイジタル信号から他のデイジ
タル信号への切換時、操作部の操作に基づき前記
デイジタルフエーダーをフエードアウトし、一の
デイジタル信号をデイジタルゼロ状態とした後、
選択回路を一のデイジタル信号から他のデイジタ
ル信号に切換え、その後PLL回路が他のデイジ
タル信号にロツクしたことを検出した後、デイジ
タルフエーダーをフエードインする。
タル信号への切換時、操作部の操作に基づき前記
デイジタルフエーダーをフエードアウトし、一の
デイジタル信号をデイジタルゼロ状態とした後、
選択回路を一のデイジタル信号から他のデイジタ
ル信号に切換え、その後PLL回路が他のデイジ
タル信号にロツクしたことを検出した後、デイジ
タルフエーダーをフエードインする。
《実施例》
第１図は、本考案の一実施例を示すブロツク図
である。
である。
同図中、規格化されたデイジタル・オーデイ
オ・インターフエース・フォアーマツト（以下
DAIFと称す）に則つて変調されたそれぞれ異な
るデイジタルデータD1，D2，D3が印加される入
力端子１０，１１，１２は、３つのAND回路と
２つのOR回路から構成されたデイジタル信号選
択回路２の各AND回路の一方の入力端子に接続
されている。この選択回路２の各AND回路の他
方の入力端子は、択一的に“Ｈ”状態となる制御
装置１の各出力ポート１7，１8，１9にそれぞれ
接続されている。従つて、この選択回路２は、出
力ポート１7が“Ｈ”状態のときにはデイジタル
データD1を、出力ポート１8が“Ｈ”状態のとき
にはデイジタルデータD2を、出力ポート１8が
“Ｈ”状態のときにはデイジタルデータD3をそれ
ぞれ選択し、出力信号s1としてDAIF復調器３に
出力する。このDAIF復調器３は、入力する
DAIF変調されたデイジタルデータを復調し、こ
の内アナログ信号を所定のサンプリング周波数で
サンプリングしたオーデイオ・デイジタル・デー
タを所定のタイミングで次段のデイジタル・フイ
ルタ４に出力する。また、このDAIF復調器３
は、PLLで構成されたクロツク形成回路を内蔵
し、入力するデイジタルデータに含まれるクロツ
クに同期したシステムクロツク、ワードクロツ
ク、Ｌ／Ｒクロツク、ビツトクロツクと称される
各形成クロツク信号s4をデイジタルフイルタ４、
Ｄ／Ａ変換器５に出力する。更に、このDAIF復
調器３は、入力するデイジタルデータのクロツク
に対し、出力するこれ等の各形成クロツク信号が
ロツク状態にあるときに“Ｌ”状態となり、アン
ロツク状態のとき“Ｈ”状態となる同期検出信号
s2を直接制御装置１の入力ポート１10に出力する
と共に、インバータ６を介してAND回路８の他
方の入力端子に出力する。デイジタルフイルタ４
は、入力するオーデイオ・デイジタル・データか
ら所定の周波数帯域をカツトした2′Sコンプリメ
ントコードのシリアルデータ信号s3を所定のタイ
ミングでAND回路８の一方の入力端子に出力す
る。更にこのデイジタルフイルタ４は、制御装置
１の出力ポート１11から出力されるデイジタルミ
ユート信号s6によつて制御され、後述する如く、
出力するシリアルデータ信号s3の値を所定の速度
で減衰又は増加する。AND回路８は、同期検出
信号s2の“Ｌ”状態時のみこのシリアルデータ信
号s3を通過させ、後段のＤ／Ａ変換器５に出力す
る。Ｄ／Ａ変換器５は、入力するシリアルデータ
信号s3の値をオーバーサンプリング周期毎に電流
値、或いは電圧値に変換したアナログ信号s5をア
ナログ出力端子１３から出力する。
オ・インターフエース・フォアーマツト（以下
DAIFと称す）に則つて変調されたそれぞれ異な
るデイジタルデータD1，D2，D3が印加される入
力端子１０，１１，１２は、３つのAND回路と
２つのOR回路から構成されたデイジタル信号選
択回路２の各AND回路の一方の入力端子に接続
されている。この選択回路２の各AND回路の他
方の入力端子は、択一的に“Ｈ”状態となる制御
装置１の各出力ポート１7，１8，１9にそれぞれ
接続されている。従つて、この選択回路２は、出
力ポート１7が“Ｈ”状態のときにはデイジタル
データD1を、出力ポート１8が“Ｈ”状態のとき
にはデイジタルデータD2を、出力ポート１8が
“Ｈ”状態のときにはデイジタルデータD3をそれ
ぞれ選択し、出力信号s1としてDAIF復調器３に
出力する。このDAIF復調器３は、入力する
DAIF変調されたデイジタルデータを復調し、こ
の内アナログ信号を所定のサンプリング周波数で
サンプリングしたオーデイオ・デイジタル・デー
タを所定のタイミングで次段のデイジタル・フイ
ルタ４に出力する。また、このDAIF復調器３
は、PLLで構成されたクロツク形成回路を内蔵
し、入力するデイジタルデータに含まれるクロツ
クに同期したシステムクロツク、ワードクロツ
ク、Ｌ／Ｒクロツク、ビツトクロツクと称される
各形成クロツク信号s4をデイジタルフイルタ４、
Ｄ／Ａ変換器５に出力する。更に、このDAIF復
調器３は、入力するデイジタルデータのクロツク
に対し、出力するこれ等の各形成クロツク信号が
ロツク状態にあるときに“Ｌ”状態となり、アン
ロツク状態のとき“Ｈ”状態となる同期検出信号
s2を直接制御装置１の入力ポート１10に出力する
と共に、インバータ６を介してAND回路８の他
方の入力端子に出力する。デイジタルフイルタ４
は、入力するオーデイオ・デイジタル・データか
ら所定の周波数帯域をカツトした2′Sコンプリメ
ントコードのシリアルデータ信号s3を所定のタイ
ミングでAND回路８の一方の入力端子に出力す
る。更にこのデイジタルフイルタ４は、制御装置
１の出力ポート１11から出力されるデイジタルミ
ユート信号s6によつて制御され、後述する如く、
出力するシリアルデータ信号s3の値を所定の速度
で減衰又は増加する。AND回路８は、同期検出
信号s2の“Ｌ”状態時のみこのシリアルデータ信
号s3を通過させ、後段のＤ／Ａ変換器５に出力す
る。Ｄ／Ａ変換器５は、入力するシリアルデータ
信号s3の値をオーバーサンプリング周期毎に電流
値、或いは電圧値に変換したアナログ信号s5をア
ナログ出力端子１３から出力する。
尚、同期検出信号s2が“Ｈ状態の間、Ｄ／Ａ変
換器５の入力は“Ｌ”状態となるが、これは2′S
コンプリメントコードで表す０値に相当するもの
で、この間Ｄ／Ａ変換器５から出力されるアナロ
グ信号s5の値も０となる。
換器５の入力は“Ｌ”状態となるが、これは2′S
コンプリメントコードで表す０値に相当するもの
で、この間Ｄ／Ａ変換器５から出力されるアナロ
グ信号s5の値も０となる。
一方、制御装置１の各入力ポート１1，１2，１
３は、それぞれノンロツクの入力切り換えスイツ
チSW１，SW２，SW３を介してグランドに接続
され、各出力ポート１4，１5，１6は、それぞれ
抵抗を介して各トランジスタQ1，Q2，Q3のベー
スに接続されている。そして各入力ポート１1，
１2，１3、各出力ポート１7，１8，１9、及び各出
力ポート１4，１5，１6はそれぞれ関連性のある
信号の入出力を行なう。即ち、SW１が押され、
入力ポート１1が一旦“Ｌ”状態となると、それ
ぞれ所定の遅延時間Ts1経過後、各出力ポート１
７、及び１4が“Ｈ”状態となる。またSW２が押
され、入力ポート１2が一旦“Ｌ”状態となると、
今度は遅延時間Ts1、経過後、各出力ポート１8，
１5が“Ｈ”状態となる。同様にしてSW３が押さ
れると、出力ポート１9，１6が“Ｈ”状態とな
る。尚、後述するごとく、出力ポート１4，１5，
１6は、入力ポート１10に入力する同期検出信号s2
が“Ｈ”状態の間、“Ｈ”と“Ｌ”を周期的に繰
り返す状態となる。また、各トランジスタＱ１，
Ｑ２，Ｑ３は、それぞれ抵抗を介して接続された
出力ポート１4，１5，１6が“Ｈ”状態のときオ
ンし、コレクタに接続された発光ダイオードＤ
１，Ｄ２，Ｄ３をそれぞれ点燈する。更に、制御
装置１は、入力ポート１10に入力する同期検出信
号s2の“Ｌ”状態から“Ｈ”状態への立上り、又
は入力ポート１1，１2，１3の何れか１つが“Ｌ”
状態になつたことを検出すると、その出力ポート
１11から出力するデイジタルミユート信号s6を
“Ｌ”状態とし、そして、入力ポート１10に入力
する同期検出信号s2の“Ｈ”状態から“Ｌ”状態
への立下り検出すると遅延時間Ts4経過した後、
再び“Ｈ”状態とする。
３は、それぞれノンロツクの入力切り換えスイツ
チSW１，SW２，SW３を介してグランドに接続
され、各出力ポート１4，１5，１6は、それぞれ
抵抗を介して各トランジスタQ1，Q2，Q3のベー
スに接続されている。そして各入力ポート１1，
１2，１3、各出力ポート１7，１8，１9、及び各出
力ポート１4，１5，１6はそれぞれ関連性のある
信号の入出力を行なう。即ち、SW１が押され、
入力ポート１1が一旦“Ｌ”状態となると、それ
ぞれ所定の遅延時間Ts1経過後、各出力ポート１
７、及び１4が“Ｈ”状態となる。またSW２が押
され、入力ポート１2が一旦“Ｌ”状態となると、
今度は遅延時間Ts1、経過後、各出力ポート１8，
１5が“Ｈ”状態となる。同様にしてSW３が押さ
れると、出力ポート１9，１6が“Ｈ”状態とな
る。尚、後述するごとく、出力ポート１4，１5，
１6は、入力ポート１10に入力する同期検出信号s2
が“Ｈ”状態の間、“Ｈ”と“Ｌ”を周期的に繰
り返す状態となる。また、各トランジスタＱ１，
Ｑ２，Ｑ３は、それぞれ抵抗を介して接続された
出力ポート１4，１5，１6が“Ｈ”状態のときオ
ンし、コレクタに接続された発光ダイオードＤ
１，Ｄ２，Ｄ３をそれぞれ点燈する。更に、制御
装置１は、入力ポート１10に入力する同期検出信
号s2の“Ｌ”状態から“Ｈ”状態への立上り、又
は入力ポート１1，１2，１3の何れか１つが“Ｌ”
状態になつたことを検出すると、その出力ポート
１11から出力するデイジタルミユート信号s6を
“Ｌ”状態とし、そして、入力ポート１10に入力
する同期検出信号s2の“Ｈ”状態から“Ｌ”状態
への立下り検出すると遅延時間Ts4経過した後、
再び“Ｈ”状態とする。
以上の構成に於いて、第２図のタイミングチヤ
ートを参照しながら、制御装置１、及び各部の動
作について更に説明する。
ートを参照しながら、制御装置１、及び各部の動
作について更に説明する。
先ず、同図に示す時刻t1の時点で、制御装置１
の出力ポート１7が“Ｈ”状態にいるものとする。
従つて、選択回路２の出力信号s2の内容は、入力
端子１０に印加されているデイジタルデータD1
であり、このことを示すため発光ダイオードＤ１
が点燈状態となつている。またこの時、DAIF復
調器３から出力される形成クロツク信号s4はロツ
ク状態にあつて同期検出信号s2が“Ｌ”状態とな
つているため、Ｄ／Ａ変換器５はデイジタルフイ
ルタ４から出力されるシリアルデータ信号s3を入
力している。更に、制御装置１の出力ポート１11
から出力されるデイジタルミユート信号s6は
“Ｈ”状態になつている。
の出力ポート１7が“Ｈ”状態にいるものとする。
従つて、選択回路２の出力信号s2の内容は、入力
端子１０に印加されているデイジタルデータD1
であり、このことを示すため発光ダイオードＤ１
が点燈状態となつている。またこの時、DAIF復
調器３から出力される形成クロツク信号s4はロツ
ク状態にあつて同期検出信号s2が“Ｌ”状態とな
つているため、Ｄ／Ａ変換器５はデイジタルフイ
ルタ４から出力されるシリアルデータ信号s3を入
力している。更に、制御装置１の出力ポート１11
から出力されるデイジタルミユート信号s6は
“Ｈ”状態になつている。
この状態から、時刻t2にスイツチSW２が押さ
れ、入力ポート１2が“Ｌ”状態になると、制御
装置１はこの時点でデイジタルミユート信号s6を
“Ｌ”状態とする。デイジタルフイルタ４は、イ
ンバータ７を介してこのデイジタルミユート信号
s6の状態反転、つまり“Ｈ”状態から“Ｌ”状態
への立下りを検出すると、出力するシリアル出力
信号s3のレベルを所定時間Ts2、例えば50msec.を
費やして速やかに０レベルまでフエードアウトし
てミユート状態とする。更に、制御装置１は、時
刻t2から遅延時間Ts1（但し、Ts1＞Ts2）経過した
時刻t3にその出力ポート１8，及び１5を“Ｈ”状
態とする。この時点でデイジタル信号選択回路２
は、その出力信号s2の内容をデイジタルデータD2
に切り換える。従つて、DAIF復調器３は、内蔵
するクロツク形成回路により、今までデイジタル
データD1のクロツクに同期した形成クロツク信
号s4を出力していたが、この時刻t3の時点から今
度はデイジタルデータD2のクロツクに同期した
形成クロツク信号s4を出力することになる。然し
乍ら、この形成クロツク信号s2がデイジタルデー
タD2のクロツクと同期したロツク状態となるま
でには、アンロツク期間Ts3が費やされ、この
間、同期検出信号s2はアンロツク状態を示す
“Ｈ”状態となる。従つて、このアンロツク期間
Ts3の間、アンド回路８は、シリアルデータ信号
s3を不通とし、Ｄ／Ａ変換器５の入力を“Ｌ”状
態としてそのアナログ信号s5の値を０レベルとす
る。一方、制御装置１の出力ポート１5は、時刻
t3から同期時間Ts3経過した時刻t4まで“Ｈ”状
態と“Ｌ”状態を交互に繰返し、それ以後“Ｈ”
状態を維持する。これに伴つて発光ダイオードＤ
２は、入力端子２に印加されるデイジタルデータ
D2が選択回路２によつて選択されたことを示す
ために点燈するものの、形成クロツク信号s4がア
ンロツク状態にある時刻t3からt4までの間は、フ
ラツシング状態となつてこのことを示す。更に、
制御装置１は、時刻t4に同期検出信号s2が再び
“Ｌ”状態になつたことを検出すると、遅延時間
Ts4だけ経過した後、出力ポート１11から出力す
るデイジタルミユート信号s6を再び“Ｈ”状態と
する。デイジタルフイルタ４は、このデイジタル
ミユート信号s6の“Ｌ”状態から“Ｈ”状態への
立上りを検出すると、時間Ts3を費やしてフエー
ドインし、ミユート状態を速やかに解除する。
れ、入力ポート１2が“Ｌ”状態になると、制御
装置１はこの時点でデイジタルミユート信号s6を
“Ｌ”状態とする。デイジタルフイルタ４は、イ
ンバータ７を介してこのデイジタルミユート信号
s6の状態反転、つまり“Ｈ”状態から“Ｌ”状態
への立下りを検出すると、出力するシリアル出力
信号s3のレベルを所定時間Ts2、例えば50msec.を
費やして速やかに０レベルまでフエードアウトし
てミユート状態とする。更に、制御装置１は、時
刻t2から遅延時間Ts1（但し、Ts1＞Ts2）経過した
時刻t3にその出力ポート１8，及び１5を“Ｈ”状
態とする。この時点でデイジタル信号選択回路２
は、その出力信号s2の内容をデイジタルデータD2
に切り換える。従つて、DAIF復調器３は、内蔵
するクロツク形成回路により、今までデイジタル
データD1のクロツクに同期した形成クロツク信
号s4を出力していたが、この時刻t3の時点から今
度はデイジタルデータD2のクロツクに同期した
形成クロツク信号s4を出力することになる。然し
乍ら、この形成クロツク信号s2がデイジタルデー
タD2のクロツクと同期したロツク状態となるま
でには、アンロツク期間Ts3が費やされ、この
間、同期検出信号s2はアンロツク状態を示す
“Ｈ”状態となる。従つて、このアンロツク期間
Ts3の間、アンド回路８は、シリアルデータ信号
s3を不通とし、Ｄ／Ａ変換器５の入力を“Ｌ”状
態としてそのアナログ信号s5の値を０レベルとす
る。一方、制御装置１の出力ポート１5は、時刻
t3から同期時間Ts3経過した時刻t4まで“Ｈ”状
態と“Ｌ”状態を交互に繰返し、それ以後“Ｈ”
状態を維持する。これに伴つて発光ダイオードＤ
２は、入力端子２に印加されるデイジタルデータ
D2が選択回路２によつて選択されたことを示す
ために点燈するものの、形成クロツク信号s4がア
ンロツク状態にある時刻t3からt4までの間は、フ
ラツシング状態となつてこのことを示す。更に、
制御装置１は、時刻t4に同期検出信号s2が再び
“Ｌ”状態になつたことを検出すると、遅延時間
Ts4だけ経過した後、出力ポート１11から出力す
るデイジタルミユート信号s6を再び“Ｈ”状態と
する。デイジタルフイルタ４は、このデイジタル
ミユート信号s6の“Ｌ”状態から“Ｈ”状態への
立上りを検出すると、時間Ts3を費やしてフエー
ドインし、ミユート状態を速やかに解除する。
この状態から第２図ｂに示す時刻t5に至つて、
入力端子２に印加されているデイジタルデータ
D2が途絶えたとする。この状況は、例えば、入
力端子２にデイジタルデータD2を印加する前段
のデイジタル信号出力装置（図示せず）の電流が
オフになつた場合とか、この入力端子２に接続さ
れた信号コード（図示せず）が外れた場合等が考
えられる。
入力端子２に印加されているデイジタルデータ
D2が途絶えたとする。この状況は、例えば、入
力端子２にデイジタルデータD2を印加する前段
のデイジタル信号出力装置（図示せず）の電流が
オフになつた場合とか、この入力端子２に接続さ
れた信号コード（図示せず）が外れた場合等が考
えられる。
従つて、DAIF復調器３から出力される形成ク
ロツク信号s4は、この時点でアンロツク状態とな
るため、同期検出信号s2は再び“Ｈ”状態とな
り、前記下如くＤ／Ａ変換器５のアナログ出力信
号s5のレベルを０とする。制御装置１は、この同
期検出信号s2の“Ｌ”状態から“Ｈ”状態への立
上りを検出すると、デイジタルミユート信号s6を
“Ｌ”状態にすると共に、発光ダイオードＤ２を
フラツシング状態として、このアンロツク状態を
知らせる。一方、デイジタルフイルタ４は、この
デイジタルミユート信号s6の変化を受け、前記し
た如く出力するシリアルデータ信号s3のレベルを
所定時間Ts2費やして速やかに０レベルまでフエ
ードアウトしてミユート状態とする。
ロツク信号s4は、この時点でアンロツク状態とな
るため、同期検出信号s2は再び“Ｈ”状態とな
り、前記下如くＤ／Ａ変換器５のアナログ出力信
号s5のレベルを０とする。制御装置１は、この同
期検出信号s2の“Ｌ”状態から“Ｈ”状態への立
上りを検出すると、デイジタルミユート信号s6を
“Ｌ”状態にすると共に、発光ダイオードＤ２を
フラツシング状態として、このアンロツク状態を
知らせる。一方、デイジタルフイルタ４は、この
デイジタルミユート信号s6の変化を受け、前記し
た如く出力するシリアルデータ信号s3のレベルを
所定時間Ts2費やして速やかに０レベルまでフエ
ードアウトしてミユート状態とする。
次に、この状態で時刻t6の時点で再び入力端子
２に印加されるデイジタルデータD2が復帰する
と、DAIF復調器３は、アンロツク期間Ts3′を経
過した時刻t7で、再びこのデイジタルデータD2の
クロツクに同期したクロツク形成信号s4を出力す
ると共に、同期検出信号s2を“Ｌ”状態とする。
制御装置１は、この時刻t7の時点で発光ダイオー
ドＤ２のフラツシング状態を解除し、以後点燈状
態とすると共に、前記した如く遅延時間Ts4が経
過した時点で、デイジタルミユート信号s6を
“Ｈ”状態とする。デイジタルフイルタ４は、こ
のデイジタルミユート信号s6の“Ｌ”状態から
“Ｈ”状態への立上りを検出すると、時間Ts3を
費やしてフエードインし、ミユート状態を速やか
に解除する。
２に印加されるデイジタルデータD2が復帰する
と、DAIF復調器３は、アンロツク期間Ts3′を経
過した時刻t7で、再びこのデイジタルデータD2の
クロツクに同期したクロツク形成信号s4を出力す
ると共に、同期検出信号s2を“Ｌ”状態とする。
制御装置１は、この時刻t7の時点で発光ダイオー
ドＤ２のフラツシング状態を解除し、以後点燈状
態とすると共に、前記した如く遅延時間Ts4が経
過した時点で、デイジタルミユート信号s6を
“Ｈ”状態とする。デイジタルフイルタ４は、こ
のデイジタルミユート信号s6の“Ｌ”状態から
“Ｈ”状態への立上りを検出すると、時間Ts3を
費やしてフエードインし、ミユート状態を速やか
に解除する。
また本考案は上述の実施例に限定されることな
く、種々の態様を取得ることは勿論である。
く、種々の態様を取得ることは勿論である。
《考案の効果》
以上のごとく、本考案におけるデイジタル信号
切換装置によれば、選択回路が第１のデイジタル
信号から第２のデイジタル信号を選択すべく切換
操作される場合、先ず第１のデイジタル信号をフ
エードアウトし、完全にそのデイジタルデータが
ゼロになつた時点で選択回路が切換わることによ
り第２のデイジタル信号がDAIFデコーダに出力
される。次にPLL回路が第２のデイジタル信号
にロツクした状態が検出されると、第２のデイジ
タル信号がフエードインされるように構成されて
いるため、急激にデイジタルデータがゼロとなる
ことがなくなり、クリツクノイズを発生すること
がない。
切換装置によれば、選択回路が第１のデイジタル
信号から第２のデイジタル信号を選択すべく切換
操作される場合、先ず第１のデイジタル信号をフ
エードアウトし、完全にそのデイジタルデータが
ゼロになつた時点で選択回路が切換わることによ
り第２のデイジタル信号がDAIFデコーダに出力
される。次にPLL回路が第２のデイジタル信号
にロツクした状態が検出されると、第２のデイジ
タル信号がフエードインされるように構成されて
いるため、急激にデイジタルデータがゼロとなる
ことがなくなり、クリツクノイズを発生すること
がない。
第１図は本考案の一実施例を示すブロツク図、
第２図ａ、ｂは本考案の説明に供するタイミング
チヤート図。 １……制御装置、２……デイジタル信号選択回
路、３……DAIF復調器、４……デイジタルフイ
ルタ、５……Ｄ／Ａ変換器、６，７……インバー
タ、８……AND回路、１０〜１２……入力端子、
１３……出力端子、SW１〜SW３……スイツチ、
Ｑ１〜Ｑ３……トランジスタ、Ｄ１〜Ｄ３……発
光ダイオード。
第２図ａ、ｂは本考案の説明に供するタイミング
チヤート図。 １……制御装置、２……デイジタル信号選択回
路、３……DAIF復調器、４……デイジタルフイ
ルタ、５……Ｄ／Ａ変換器、６，７……インバー
タ、８……AND回路、１０〜１２……入力端子、
１３……出力端子、SW１〜SW３……スイツチ、
Ｑ１〜Ｑ３……トランジスタ、Ｄ１〜Ｄ３……発
光ダイオード。
Claims (1)
- 【実用新案登録請求の範囲】 入力される複数のデイジタル信号のうち一つの
デイジタル信号を選択すべく操作される入力切換
操作部と、 該入力切換操作部の操作に基づき、対応するデ
イジタル信号を選択する選択回路と、 該選択回路によつて選択されたデイジタル信号
をフエードイン／フエードアウト可能なデイジタ
ルフエーダー回路と、 デイジタル信号に含まれるクロツク信号にロツ
ク可能なPLL回路と、 選択された一のデイジタル信号から他のデイジ
タル信号への切換時、前記入力切換操作部の操作
に基づき前記デイジタルフエーダーをフエードア
ウトし、前記一のデイジタル信号をデイジタルゼ
ロ状態とした後、前記選択回路を前記一のデイジ
タル信号から他のデイジタル信号に切換え、その
後前記PLL回路が前記他のデイジタル信号にロ
ツクしたことを検出した後、前記デイジタルフエ
ーダーをフエードインする制御手段とからなるこ
とを特徴とするデイジタル信号切換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16419988U JPH0438592Y2 (ja) | 1988-12-19 | 1988-12-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16419988U JPH0438592Y2 (ja) | 1988-12-19 | 1988-12-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0284431U JPH0284431U (ja) | 1990-06-29 |
| JPH0438592Y2 true JPH0438592Y2 (ja) | 1992-09-09 |
Family
ID=31449602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16419988U Expired JPH0438592Y2 (ja) | 1988-12-19 | 1988-12-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0438592Y2 (ja) |
-
1988
- 1988-12-19 JP JP16419988U patent/JPH0438592Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0284431U (ja) | 1990-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE32278E (en) | Muting circuit | |
| JP4130751B2 (ja) | 二重スイッチング基準電圧 | |
| JPH0667011B2 (ja) | 遠隔制御信号受信システム | |
| US4931796A (en) | Digital-to-analog conversion circuit | |
| JP3627934B2 (ja) | ミュート回路及び方法 | |
| JPH01317027A (ja) | ミューティング制御回路 | |
| JPH0284431U (ja) | ||
| JPH0243838A (ja) | クロック回復装置 | |
| JP3616709B2 (ja) | データ再生回路 | |
| JPS60103946U (ja) | Ａｍ受信機 | |
| JP2770561B2 (ja) | ミュート回路 | |
| JPH0210685Y2 (ja) | ||
| JPS5813647Y2 (ja) | ステレオマルチプレツクス回路 | |
| JP2785946B2 (ja) | 衛星放送受信機 | |
| JPS6121018B2 (ja) | ||
| JPH0510852B2 (ja) | ||
| JPS62466B2 (ja) | ||
| JP2556169B2 (ja) | クロック切替回路 | |
| JPS6247282A (ja) | 多方式テレビジヨン受像機 | |
| JPH02128364A (ja) | 音響装置 | |
| JPH026691Y2 (ja) | ||
| JPH0638503Y2 (ja) | 放送選択制御装置 | |
| JPH0284432U (ja) | ||
| JPH06303159A (ja) | 番組識別受信機 | |
| JPH05268546A (ja) | 音声デコーダ回路制御装置 |