JPH0438604Y2 - - Google Patents
Info
- Publication number
- JPH0438604Y2 JPH0438604Y2 JP5114487U JP5114487U JPH0438604Y2 JP H0438604 Y2 JPH0438604 Y2 JP H0438604Y2 JP 5114487 U JP5114487 U JP 5114487U JP 5114487 U JP5114487 U JP 5114487U JP H0438604 Y2 JPH0438604 Y2 JP H0438604Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- signal
- control
- attenuator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】
〔技術分野〕
本考案は、FMチユーナなどにおいて、増幅器
への入力信号を減衰させるアツテネータと、増幅
器の利得を制御し且つアツテネータの制御信号を
与えるAGC回路を有しているAGC制御回路に関
する。
への入力信号を減衰させるアツテネータと、増幅
器の利得を制御し且つアツテネータの制御信号を
与えるAGC回路を有しているAGC制御回路に関
する。
第３図は、FMチユーナにおけるAGC制御回路
の従来例を示している。
の従来例を示している。
このAGC制御回路では、アンテナ同調回路か
らの入力信号１が、ピンダイオードによるアツテ
ネータ２を通りFETによるRF増幅器３を経て、
その増幅出力５が局部発信器を有するミキシング
回路へ出される。カーラジオなどでは、隣接局の
強信号による妨害特性を防ぐため、入力信号１と
して強信号が入力したときに、AGC回路によつ
てRF増幅器３の利得を制御しその増幅率を低下
させる。またAGF回路によつてアツテネータ２
の制御信号が与えられこのアツテネータ２によつ
て入力信号１が減衰させられる。
らの入力信号１が、ピンダイオードによるアツテ
ネータ２を通りFETによるRF増幅器３を経て、
その増幅出力５が局部発信器を有するミキシング
回路へ出される。カーラジオなどでは、隣接局の
強信号による妨害特性を防ぐため、入力信号１と
して強信号が入力したときに、AGC回路によつ
てRF増幅器３の利得を制御しその増幅率を低下
させる。またAGF回路によつてアツテネータ２
の制御信号が与えられこのアツテネータ２によつ
て入力信号１が減衰させられる。
また、RF増幅器３にはLo／Dx切換信号６が
入力されており、強電界域におけるサーチ時に
は、Lo／Dx切換信号６によつてRF増幅器３の
増幅率が低くなるように制御される。
入力されており、強電界域におけるサーチ時に
は、Lo／Dx切換信号６によつてRF増幅器３の
増幅率が低くなるように制御される。
第３図に示すように、従来はAGC回路４から
RF増幅器３ならびにアツテネータ２に至る制御
経路７と、Lo／Dx信号６の入力経路８が、別経
路として設けられている。したがつて、チユーナ
などの組み立て工程において、回路をチエツクす
る際、AGC制御経路７によつてAGC回路により
RF増幅器３とアツテネータ２が確実に制御され
ているか否かの検査を行ない、これとは別に
Lo／Dx信号入力経路８によつてRF増幅器３が
確実に制御されるか否かの検査を行なう必要があ
る。したがつて、検査工程が２工程になり、作業
効率が悪くなつている。
RF増幅器３ならびにアツテネータ２に至る制御
経路７と、Lo／Dx信号６の入力経路８が、別経
路として設けられている。したがつて、チユーナ
などの組み立て工程において、回路をチエツクす
る際、AGC制御経路７によつてAGC回路により
RF増幅器３とアツテネータ２が確実に制御され
ているか否かの検査を行ない、これとは別に
Lo／Dx信号入力経路８によつてRF増幅器３が
確実に制御されるか否かの検査を行なう必要があ
る。したがつて、検査工程が２工程になり、作業
効率が悪くなつている。
本考案は、上記従来の問題点を解決するもので
あり、AGC回路による制御経路と、Lo／Dx切換
信号の入力経路とを接続して、AGC回路の制御
系と、Lo／Dx切換信号による制御系とを同時に
検査できるようにした受信機におけるAGC制御
回路を提供するものである。
あり、AGC回路による制御経路と、Lo／Dx切換
信号の入力経路とを接続して、AGC回路の制御
系と、Lo／Dx切換信号による制御系とを同時に
検査できるようにした受信機におけるAGC制御
回路を提供するものである。
本考案によるAGC制御回路は、増幅器への入
力信号を減衰させるアツテネータと、増幅器の利
得を制御するとともに前記アツテネータの制御信
号を与えるAGC回路とを有しており、AGC回路
から増幅器とアツテネータとに伸びる制御経路
に、Lo／Dx切換信号の入力経路が接続されて成
るものである。
力信号を減衰させるアツテネータと、増幅器の利
得を制御するとともに前記アツテネータの制御信
号を与えるAGC回路とを有しており、AGC回路
から増幅器とアツテネータとに伸びる制御経路
に、Lo／Dx切換信号の入力経路が接続されて成
るものである。
この回路では、Lo／Dx切換信号によつてRF
増幅器の増幅率を変化させるとともに、Lo／Dx
切換信号によつてアツテネータの制御信号を与え
ることができる。したがつてこの１系統の検査に
よつて、アツテネータによる入力信号の減衰と、
増幅器による増幅率の制御が確実に行なわれるか
否をチエツクすることが可能になる。
増幅器の増幅率を変化させるとともに、Lo／Dx
切換信号によつてアツテネータの制御信号を与え
ることができる。したがつてこの１系統の検査に
よつて、アツテネータによる入力信号の減衰と、
増幅器による増幅率の制御が確実に行なわれるか
否をチエツクすることが可能になる。
以下、本考案の実施例を第１図と第２図によつ
て説明する。
て説明する。
第１図はFMチユーナにおけるAGC制御回路の
回路構成を示すブロツク図、第２図は具体的な回
路の一例を示す回路図である。
回路構成を示すブロツク図、第２図は具体的な回
路の一例を示す回路図である。
第１図に示すように、アンテナ同調回路からの
入力信号１はアツテネータ２を経て、RF増幅器
３に入力し、このRF増幅器３によつて増幅され
たRF信号出力５が、後段のミキシング回路にて
ミキシングされてIF信号となる。
入力信号１はアツテネータ２を経て、RF増幅器
３に入力し、このRF増幅器３によつて増幅され
たRF信号出力５が、後段のミキシング回路にて
ミキシングされてIF信号となる。
また、AGC回路４からは、RF増幅器３の増幅
率を制御し且つ、アツテネータ２の制御信号を与
える制御経路９が設けられている。そしてLo／
Dx切換信号６の入力経路は回路中のＫ点にて前
記制御経路９に接続されている。
率を制御し且つ、アツテネータ２の制御信号を与
える制御経路９が設けられている。そしてLo／
Dx切換信号６の入力経路は回路中のＫ点にて前
記制御経路９に接続されている。
次に第２図に示す具体的な回路について説明す
る。
る。
アンテナ同調回路からの入力信号１は、FET
によるRF増幅器３のゲートG1に入力されてお
り、増幅されてRF増幅器３のドレーンＤから出
力される。アツテネータ２は２つのピンダイオー
ド２ａと２ｂによつて構成されており、直流阻止
コンデンサ２ｃを介して入力信号１の入力経路に
接続されている。また一方のピンダイオード２ｂ
はRF増幅器３のソースＳに接続されている。ま
た１１はソースバイアス抵抗である。
によるRF増幅器３のゲートG1に入力されてお
り、増幅されてRF増幅器３のドレーンＤから出
力される。アツテネータ２は２つのピンダイオー
ド２ａと２ｂによつて構成されており、直流阻止
コンデンサ２ｃを介して入力信号１の入力経路に
接続されている。また一方のピンダイオード２ｂ
はRF増幅器３のソースＳに接続されている。ま
た１１はソースバイアス抵抗である。
AGC回路４はICの一部によつて構成されてい
るものである。AGC回路４から延びる制御経路
９は、抵抗３ａを介してRF増幅器３のゲートG2
に入力されており、ゲートG2にゲイコントロー
ル電圧がかかる。また制御経路９は抵抗２ｄを介
してアツテネータ切換用のトランジスタ１２に接
続されている。AGC回路４からの制御信号のレ
ベルが低くなると、トランジスタ１２によるスイ
ツチが閉じ、バイアス抵抗２ｅによるバイアス電
圧がアツテネータ２に印加されるようになつてい
る。
るものである。AGC回路４から延びる制御経路
９は、抵抗３ａを介してRF増幅器３のゲートG2
に入力されており、ゲートG2にゲイコントロー
ル電圧がかかる。また制御経路９は抵抗２ｄを介
してアツテネータ切換用のトランジスタ１２に接
続されている。AGC回路４からの制御信号のレ
ベルが低くなると、トランジスタ１２によるスイ
ツチが閉じ、バイアス抵抗２ｅによるバイアス電
圧がアツテネータ２に印加されるようになつてい
る。
またLo／Dx切換信号６の入力経路は回路中の
Ｋ点にて、AGC回路４からの制御経路９に接続
されている。
Ｋ点にて、AGC回路４からの制御経路９に接続
されている。
動作ならびに検査工程について説明する。
アンテナ同調回路からの入力信号１のレベルが
高い場合には、AGC回路４からのゲインコント
ロール電圧が制御経路９を経てRF増幅器３のゲ
ートG2に入力し、このゲインコントロール電圧
によつて入力信号の増幅率が低下させられる。ま
た制御経路９からのゲインコントール電圧によつ
てトランジスタ１２によるスイツチが閉じ、アツ
テネータ２にバイアス電圧がかかり、ピンダイオ
ード２ａ，２ｂのインピーダンスが低下する。そ
してアンテナ同調回路からの入力信号１が減衰さ
せられて、RF増幅回路３のゲートG1によつて入
力する。
高い場合には、AGC回路４からのゲインコント
ロール電圧が制御経路９を経てRF増幅器３のゲ
ートG2に入力し、このゲインコントロール電圧
によつて入力信号の増幅率が低下させられる。ま
た制御経路９からのゲインコントール電圧によつ
てトランジスタ１２によるスイツチが閉じ、アツ
テネータ２にバイアス電圧がかかり、ピンダイオ
ード２ａ，２ｂのインピーダンスが低下する。そ
してアンテナ同調回路からの入力信号１が減衰さ
せられて、RF増幅回路３のゲートG1によつて入
力する。
またアンテナ同調回路からの入力信号１のレベ
ルが高い場合には、Lo／Dx切換信号６によつて
RF増幅器３のゲートG2の電圧を制御し、RF増
幅器３による増幅率を下げる。
ルが高い場合には、Lo／Dx切換信号６によつて
RF増幅器３のゲートG2の電圧を制御し、RF増
幅器３による増幅率を下げる。
第１図ならびに第２図に示すAGC制御回路で
は、その組み立て工程における検査作業で、
Lo／Dx切換信号６の入力経路によつて所定のレ
ベルの検査信号が制御経路９に与えれば、この検
査信号の電圧がゲートG2にかかり、RF増幅器３
の増幅率が制御される。またこれと同時に、
Lo／Dx切換信号６の入力経路からの検査信号に
よつてトランジスタ１２によるスイツチを閉じさ
せれば、アツテネータ２が作動してアンテナ同調
回路からの入力信号１が減衰がさせられることに
なる。このように、Lo／Dx切換信号６の入力経
路によつて回路チエツクを行ない、RF出力５を
調べれば、RF増幅器３とアツテネータ２の動作
が確実に行なわれるか否か、およびLo／Dx切換
信号の経路によつてRF増幅器３が確実に制御さ
れるか否かを、１工程の検査によつて確認できる
ようになる。
は、その組み立て工程における検査作業で、
Lo／Dx切換信号６の入力経路によつて所定のレ
ベルの検査信号が制御経路９に与えれば、この検
査信号の電圧がゲートG2にかかり、RF増幅器３
の増幅率が制御される。またこれと同時に、
Lo／Dx切換信号６の入力経路からの検査信号に
よつてトランジスタ１２によるスイツチを閉じさ
せれば、アツテネータ２が作動してアンテナ同調
回路からの入力信号１が減衰がさせられることに
なる。このように、Lo／Dx切換信号６の入力経
路によつて回路チエツクを行ない、RF出力５を
調べれば、RF増幅器３とアツテネータ２の動作
が確実に行なわれるか否か、およびLo／Dx切換
信号の経路によつてRF増幅器３が確実に制御さ
れるか否かを、１工程の検査によつて確認できる
ようになる。
〔考案の効果〕
以上のように、本考案によれば、AGC回路か
らの制御経路にLo／Dx切換信号の入力経路を接
続したので、この両経路のチエツクを１回の検査
工程にて行なうことができ、検査工程を簡素化で
きるようになる。
らの制御経路にLo／Dx切換信号の入力経路を接
続したので、この両経路のチエツクを１回の検査
工程にて行なうことができ、検査工程を簡素化で
きるようになる。
第１図は本考案の実施例によるAGC制御回路
の回路構成を示すブロツク図、第２図は具体的な
回路構成の一例を示す回路図、第３図は従来の
AGC制御回路の回路図である。 １……アンテナ同調回路からの入力、２……ア
ツテネータ、３……増幅器、４……AGC回路、
６……Lo／Dx切換信号、９……AGC回路による
制御経路。
の回路構成を示すブロツク図、第２図は具体的な
回路構成の一例を示す回路図、第３図は従来の
AGC制御回路の回路図である。 １……アンテナ同調回路からの入力、２……ア
ツテネータ、３……増幅器、４……AGC回路、
６……Lo／Dx切換信号、９……AGC回路による
制御経路。
Claims (1)
- 増幅器への入力信号を減衰させるアツテネータ
と、増幅器の利得を制御するとともに前記アツテ
ネータの制御信号を与えるAGC回路とを有して
おり、AGC回路から増幅器とアツテネータとに
伸びる制御経路に、Lo／Dx切換信号の入力経路
が接続されて成る受信機におけるAGC制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5114487U JPH0438604Y2 (ja) | 1987-04-03 | 1987-04-03 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5114487U JPH0438604Y2 (ja) | 1987-04-03 | 1987-04-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63158033U JPS63158033U (ja) | 1988-10-17 |
| JPH0438604Y2 true JPH0438604Y2 (ja) | 1992-09-09 |
Family
ID=30875133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5114487U Expired JPH0438604Y2 (ja) | 1987-04-03 | 1987-04-03 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0438604Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249686B1 (en) * | 1998-12-22 | 2001-06-19 | Philips Electronics N.A. Corp. | Internal circuit for adaptive mode selection of multi-mode RF integrated circuit |
-
1987
- 1987-04-03 JP JP5114487U patent/JPH0438604Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63158033U (ja) | 1988-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100306961B1 (ko) | 마이크로파 믹싱회로와 다운컨버터 | |
| KR960000524B1 (ko) | 라디오 수신기 | |
| US5280643A (en) | Sensitivity switching circuit for radio receiver | |
| KR20030031377A (ko) | 이동통신 단말장치 수신기 | |
| US5323123A (en) | Integrated circuit having a variable-gain amplifier | |
| JPH0438604Y2 (ja) | ||
| US4357712A (en) | Radio receiver | |
| US4313218A (en) | Extended AGC for a radio receiver | |
| US3947771A (en) | Keyed classical AGC system | |
| JPH0132432Y2 (ja) | ||
| JP3036763B2 (ja) | Ａｍラジオ受信機 | |
| US4461034A (en) | Unlocking attenuator for automatic tuning receiver | |
| JP2994727B2 (ja) | ラジオ受信機のａｇｃ回路 | |
| JP3082922B2 (ja) | ラジオ受信機 | |
| JPH0540590Y2 (ja) | ||
| JPH0611649Y2 (ja) | チユ−ナ | |
| JPH0124991Y2 (ja) | ||
| US4037167A (en) | Automatic gain control amplifier | |
| JPS5931070Y2 (ja) | チユ−ナ | |
| JPH057784Y2 (ja) | ||
| JPS5832360Y2 (ja) | Ｆｍステレオ受信回路 | |
| JPS6241467Y2 (ja) | ||
| CA2110073A1 (en) | Dual gate fet and circuits using dual gate fet | |
| JPH0127303Y2 (ja) | ||
| JPH0136342Y2 (ja) |