JPH0439083B2 - - Google Patents

Info

Publication number
JPH0439083B2
JPH0439083B2 JP57109443A JP10944382A JPH0439083B2 JP H0439083 B2 JPH0439083 B2 JP H0439083B2 JP 57109443 A JP57109443 A JP 57109443A JP 10944382 A JP10944382 A JP 10944382A JP H0439083 B2 JPH0439083 B2 JP H0439083B2
Authority
JP
Japan
Prior art keywords
drum
counter
memory
numerical range
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57109443A
Other languages
Japanese (ja)
Other versions
JPS58225403A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10944382A priority Critical patent/JPS58225403A/en
Priority to US06/507,003 priority patent/US4564898A/en
Priority to DE19833322845 priority patent/DE3322845A1/en
Publication of JPS58225403A publication Critical patent/JPS58225403A/en
Publication of JPH0439083B2 publication Critical patent/JPH0439083B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Program-control systems
    • G05B19/02Program-control systems electric
    • G05B19/04Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output
    • G05B2219/1159Image table, memory
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/15Plc structure of the system
    • G05B2219/15048Microprocessor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 (1) 発明の分野 この発明は、継電器ラダー図式で代表されるス
キヤニング式のプログラマブル・コントローラに
関し、特に、ドラム型シーケンサと同じ機能を簡
単に実現できるようにしたものに関する。
[Detailed Description of the Invention] (1) Field of the Invention The present invention relates to a scanning-type programmable controller represented by a relay ladder diagram, and particularly to one that can easily realize the same functions as a drum-type sequencer. .

(2) 従来技術とその問題点 従来の継電器ラダー図式等の一般的なプログラ
マブル・コントローラにおいて、ドラム型シーケ
ンサ(回転するドラムの周囲に動作する、しな
い、に対応したカムを設け、このカムによつてマ
イクロスイツチを作動させるようになつていて、
進歩信号によつてドラムが一定の回転角度だけ進
むにつれて次々に新しい動作信号が取出せる)と
同じ制御機能を実現するには、周知のように、シ
フトレジスタ命令、ステツピングスイツチ命令、
カウンタ命令とデータ比較命令の組合せ等を使つ
てプログラミングすればよい。
(2) Prior art and its problems In general programmable controllers such as conventional relay ladder diagrams, a drum-type sequencer (a cam that operates or does not operate around a rotating drum is provided, and this cam It is designed to operate a micro switch,
In order to realize the same control function (new operation signals can be extracted one after another as the drum advances by a certain rotational angle by the progress signal), shift register commands, stepping switch commands,
Programming can be done using a combination of counter instructions and data comparison instructions.

ドラム型シーケンサの制御機能を実現するのに
本来必要なのは、ドラムの回転を制御する歩進信
号の条件と、ドラムの周囲につける上記カムの位
置の情報があればよい。にも拘わらず、従来のプ
ログラマブル・コントローラにて上述した命令を
用いてドラム型シーケンサの機能を実現しようと
する場合、非常に冗長なプログラムを組まなけれ
ばならず、プログラミングが面倒であるとともに
間違いやすいという問題がある。つまり、最終的
な制御機能はそれほど複雑でないのに、専用の命
令がないために、複雑な中間論理過程を含む冗長
なプログラムを組まなければならなかつた。ま
た、そのような中間論理過程を含んでいるため、
制御内容を一部変更するためにプログラムを手直
しする際等に、プログラムの内容が非常に読み取
りにくく、従つて変更もしづらく、ミスも発生し
やすかつた。
What is essentially required to realize the control function of a drum-type sequencer is information on the conditions of the stepping signal that controls the rotation of the drum and the position of the cam attached to the periphery of the drum. Nevertheless, when trying to implement the functions of a drum-type sequencer using the above-mentioned instructions with a conventional programmable controller, it is necessary to create a very redundant program, making programming cumbersome and prone to errors. There is a problem. In other words, although the final control function is not very complex, the lack of dedicated instructions necessitates the creation of redundant programs that include complex intermediate logic processes. Also, since it includes such intermediate logical processes,
When revising a program to partially change control contents, the contents of the program are extremely difficult to read and therefore difficult to change, and mistakes are likely to occur.

(3) 発明の目的 この発明の目的は、ドラム型シーケンサの機能
を、その制御内容の本質に直結した形で、不必要
な中間論理過程を省いて極めて簡単にプログラミ
ングできるようにしたプログラマブル・コントロ
ーラを提供することにある。
(3) Purpose of the Invention The purpose of the present invention is to provide a programmable controller in which the functions of a drum-type sequencer can be programmed extremely easily in a form that is directly connected to the essence of its control content, eliminating unnecessary intermediate logic processes. Our goal is to provide the following.

(4) 発明の構成と効果 上記の目的を達成するために、この発明は、ユ
ーザプログラ中に設定されているS,U/D,
CK,Rのドラムカウンタ命令を任意に制御可能
なカウンタ手段と、ユーザプログラムにて任意に
ビツト単位で読出し可能な状態メモリと、この状
態メモリの各ビツトに対応付けられたエリアにそ
れぞれ数値範囲を示すデータが格納される設定値
テーブルと、この設定値テーブルに任意の数値範
囲データを書込むための入力手段と、上記カウン
タ手段により読出されたドラムカウンタ命令が実
行されたとき、当該カウンタ手段の計数値と上記
設定値テーブルの各数値範囲データとを順次比較
し、上記計数値が設定された数値範囲内か否かを
判断する比較手段と、この比較手段の判断結果に
従つて各数値範囲データに対応する上記状態メモ
リの各ビツトの論理を決定する状態更新手段とを
設けたことを特徴とする。
(4) Structure and effect of the invention In order to achieve the above object, the present invention provides S, U/D,
A counter means that can arbitrarily control drum counter commands for CK and R, a state memory that can be read out in bits by the user program, and a numerical range in each area associated with each bit of this state memory. a set value table in which data shown is stored; an input means for writing arbitrary numerical range data into the set value table; and when a drum counter instruction read by the counter means is executed, a comparison means that sequentially compares the counted value with each numerical range data in the set value table and determines whether or not the counted value is within the set numerical range; The present invention is characterized in that a state updating means is provided for determining the logic of each bit of the state memory corresponding to data.

このプログラマブル・コントローラによれば、
ユーザプログラム中に上記カウンタ手段(ドラム
カウンタと称す)の制御条件を設定するととも
に、上記設定値テーブルに任意の数値範囲データ
を書込むことにより、上記状態メモリの各ビツト
がドラムカウンタの計数動作に従つて“1”また
は“0”に変化し、この各ビツトをユーザプログ
ラムにて任意に使用することができる。
According to this programmable controller,
By setting the control conditions for the counter means (referred to as drum counter) in the user program and writing arbitrary numerical range data in the setting value table, each bit of the state memory can be set in the counting operation of the drum counter. Therefore, it changes to "1" or "0", and each bit can be used arbitrarily in the user program.

つまり、ドラム式シーケンサのドラムの歩進条
件が上記ドラムカウンタの歩進条件に対応し、ま
たドラムの周囲に設けるカムの位置が上記数値範
囲データに対応するもので、このようにドラム型
シーケンサとほとんど同じ単純な論理でもつてプ
ログラミングができ、従来のような面倒な中間論
理過程を一切プログラムする必要がなくなる。
In other words, the step condition of the drum of the drum type sequencer corresponds to the step condition of the drum counter mentioned above, and the position of the cam provided around the drum corresponds to the numerical range data mentioned above. Programming can be done using almost the same simple logic, and there is no need to program any complicated intermediate logic processes as in the past.

また、設定値テーブルに格納する数値範囲デー
タはユーザプログラムの一連のステツプとは切り
離されているので、ユーザプログラムの部分変更
に際して上記数値範囲データを誤つて書換えた
り、逆に数値範囲データを書換えるときに誤つて
ユーザプログラムを破壊してしまうようなことが
なく、この点でもプログラミングが非常に容易と
なる。
Furthermore, since the numerical range data stored in the setting value table is separated from the series of steps in the user program, it is possible to accidentally rewrite the above numerical range data when changing a part of the user program, or vice versa. There is no possibility of accidentally destroying the user program, and this also makes programming very easy.

(5) 実施例の説明 第1図はこの発明を適用したプログラマブル・
コントローラの全体の概略構成を示すブロツク図
である。このプログラマブル・コントローラは、
全体の制御の中枢となるCPU1(中央処理ユニ
ツト)と、CPU1によつて実行されるシステム
プログラムを格納したシステムプログラムメモリ
2と、CPU1によつて各種可変データの一時格
納エリアとして使われるワーキングメモリ3と、
使用者が任意に設定したシーケンス制御プログラ
ムが格納されるユーザプログラムメモリ4と、外
部入力信号が与えられる入力インターフエースお
よび外部出力信号を送出する出力インターフエー
スを含んだ入出力装置5と、入出力装置5に対応
した入出力データのバツフアメモリとなるエリア
の他にいわゆる内部リレーや補助リレー等と呼ば
れるその他の回路データを記憶する入出力メモリ
6と、CPU1に各種の動作指令を与えたりユー
ザプログラムの作成入力やモニタ指令入力を行な
つたり、その入力時の表示やモニタ表示等がなさ
れるプログラムコンソール7とを備えている。
(5) Description of embodiments Figure 1 shows a programmable computer to which this invention is applied.
FIG. 2 is a block diagram showing the overall schematic configuration of the controller. This programmable controller is
A CPU 1 (central processing unit) that is the center of overall control, a system program memory 2 that stores system programs executed by the CPU 1, and a working memory 3 that is used by the CPU 1 as a temporary storage area for various variable data. and,
A user program memory 4 in which a sequence control program arbitrarily set by the user is stored, an input/output device 5 including an input interface to which an external input signal is given and an output interface to send out an external output signal; In addition to the buffer memory area for input/output data corresponding to the device 5, there is also an input/output memory 6 for storing other circuit data called internal relays, auxiliary relays, etc. The program console 7 is provided with a program console 7 on which creation inputs and monitor command inputs are performed, and displays at the time of input, monitor displays, etc. are provided.

なお、比較的小規模なプログラマブル・コント
ローラでは上記CPU1、システムプログラムメ
モリ2、ワーキングメモリ3および入出力メモリ
6がいわゆるワンチツプ・マイクアロコンピユー
タで構成される。
Incidentally, in a relatively small-scale programmable controller, the CPU 1, system program memory 2, working memory 3, and input/output memory 6 are constituted by a so-called one-chip microcomputer.

周知のように、この種のプログラマブル・コン
トローラにおけるユーザプログラムの実行動作
は、ユーザプログラムメモリ4からユーザ命令を
順次読出し、各ユーザ命令に従つて入出力メモリ
6に格納されている入出力データ間の演算処理を
し、かつその演算処理結果によつて指定の出力デ
ータを更新することであり、またこのユーザプロ
グラムの実行と同期して入出力装置5に与えられ
る入力データを入出力メモリ6の所定エリアに書
き込むとともに(入力更新)、入出力メモリ6の
所定エリアの出力データを入出力装置5に転送す
る(出力更新)動作が行なわれ、これにより入出
力装置5に与えられ外部入力信号と入出力装置5
から出力する外部出力信号との関係において、ユ
ーザプログラムにて指定されたシーケンス状態が
作り出される訳である。
As is well known, the execution operation of a user program in this type of programmable controller involves sequentially reading out user instructions from the user program memory 4, and changing the input/output data stored in the input/output memory 6 according to each user instruction. It performs arithmetic processing and updates specified output data according to the result of the arithmetic processing, and also updates the input data given to the input/output device 5 to a specified location in the input/output memory 6 in synchronization with the execution of this user program. At the same time, an operation is performed in which the output data in a predetermined area of the input/output memory 6 is transferred to the input/output device 5 (output update). Output device 5
This means that the sequence state specified by the user program is created in relation to the external output signal output from the controller.

このユーザプログラムでの演算処理対象となる
のは、入出力装置5の入出力データだけではな
く、いわゆる内部リレーや補助リレーと呼ばれる
入出力メモリ6あるいはワーキングメモリ3に記
憶するデータも含まれるのは周知の通りである。
また、メモリ3またはメモリ6を使用していわゆ
るタイマ命令やカウンタ命令等の数値データを扱
う処理が行なえるようになつているのも周知の通
りである。その他、シフトレジスタ命令やステツ
ピングスイツチ命令の処理を行なえるようになつ
ている場合もある。
The subject of calculation processing in this user program is not only the input/output data of the input/output device 5, but also the data stored in the input/output memory 6 or working memory 3, which is called an internal relay or auxiliary relay. As is well known.
It is also well known that the memory 3 or the memory 6 can be used to perform processing that handles numerical data, such as so-called timer instructions and counter instructions. In some cases, it is also possible to process shift register instructions and stepping switch instructions.

次に、ドラム型シーケンサと同じ制御機能を実
現するための本発明の要部となるドラムカウンタ
命令について説明する。第2図Aはドラムカウン
タ命令の継電器ラダー回路図上のシンボル表現を
示している。また同図Bは同上ドラムカウンタ命
令を1ワードずつのニーモニツクで書き表わした
表である。この実施例のドラムカウンタ命令で
は、4種の入力信号S,U/D,CK,Rが必要
である。Sはドラムカウンタを動作させるスター
ト信号である。U/Dはドラムカウンタをアツプ
動作させるかダウン動作させるかを指定する信号
である。CKはドラムカウンタの歩進信号である。
Rはドラムカウンタのリセツト信号である。Bに
示すようにドラムカウンタ命令を設定する場合、
上記各入力条件信号S,U/D,CK,Rをこの
順番でロード命令LDとして組み、その後にドラ
ムカウンタ命令を表わすDRUMを設定する。
Next, the drum counter command, which is the main part of the present invention for realizing the same control function as a drum-type sequencer, will be explained. FIG. 2A shows a symbolic representation of a drum counter command on a relay ladder circuit diagram. Also, FIG. B is a table in which the drum counter commands described above are expressed as mnemonics for each word. The drum counter command of this embodiment requires four types of input signals S, U/D, CK, and R. S is a start signal for operating the drum counter. U/D is a signal specifying whether the drum counter is to be operated up or down. CK is a drum counter step signal.
R is a drum counter reset signal. When setting the drum counter instruction as shown in B,
The above input condition signals S, U/D, CK, and R are set in this order as a load command LD, and then DRUM representing a drum counter command is set.

この発明のプログラマブル・コントローラは、
上記ドラムカウンタ命令を実行するために、ユー
ザプログラムメモリ4中に第3図に示す設定テー
ブル41が割り当てられているとともに、入出力
メモリ6中に状態メモリ61が割り当てられてい
る。この実施例のドラムカウンタ命令では、「1」
から「10」までの10点のドラム出力を備えてお
り、設定テーブル41には、各ドラム出力番号に
対応し、任意の数値範囲データを設定するために
上限値エリアと下限値エリアが割り当てられてい
る。この設定テーブル41の上限値エリアおよび
下限値エリアにはプログラムコンソール7を操作
することによつて任意の数値を書き込むことがで
きる。また状態メモリ61には各ドラム出力番号
に対応し、それぞれ1ビツトのデータエリアB1
〜B10が割り当てられている。
The programmable controller of this invention is
In order to execute the above drum counter command, a setting table 41 shown in FIG. 3 is allocated in the user program memory 4, and a state memory 61 is allocated in the input/output memory 6. In the drum counter instruction of this example, "1"
It is equipped with 10 points of drum output from "10" to "10", and in the setting table 41, an upper limit value area and a lower limit value area are assigned to correspond to each drum output number and to set arbitrary numerical range data. ing. Arbitrary numerical values can be written in the upper limit area and lower limit area of the setting table 41 by operating the program console 7. The status memory 61 also has a 1-bit data area B1 corresponding to each drum output number.
~B10 is assigned.

そして、上記ドラムカウンタ命令が実行に供さ
れたとき、次の処理がなされる。まず上記4種の
入力信号に従つてドラムカウンタの計数値を制御
する。次にその計数値が各ドラム出力番号に対応
して設定されている数値範囲データの範囲内か範
囲外かを比較演算する。カウンタの計数値が設定
された数値データの範囲内である場合、対応する
出力番号の状態メモリ61のある1ビツトを”
1”にする。また計数値が設定されたた数値デー
タの範囲外である場合、対応する状態メモリ61
のあるビツトを”0”にする。この状態メモリ6
1の各ビツトB1〜B10はユーザプログラムに
て任意に読み出すことができ、これをそのまま出
力信号とすることもできるし、なんらかの論理演
算対象の信号とすることもできる。
Then, when the drum counter command is executed, the following processing is performed. First, the count value of the drum counter is controlled according to the above four types of input signals. Next, a comparison calculation is made to determine whether the counted value is within or outside the numerical range data set corresponding to each drum output number. When the count value of the counter is within the set numerical data range, one bit of the state memory 61 of the corresponding output number is
1". Also, if the count value is outside the set numerical data range, the corresponding status memory 61
Set a certain bit to “0”. This state memory 6
Each of the bits B1 to B10 of 1 can be arbitrarily read out by a user program, and can be used as an output signal as it is, or can be used as a signal to be subjected to some logical operation.

以上の処理内容を第4図と第5図のフローチヤ
ートに示している。第4図はユーザプログラム実
行ルーチンの概略フローチヤートである。まずユ
ーザプログラムメモリ4をアドレツシングするた
めのプログラムカウンタPCをクリアし、プログ
ラムカウンタPCで示すところのユーザプログラ
ムメモリ4の命令を読み出す(ステツプ100,
101)。次に、読み出した命令がユーザプログ
ラムの最後に挿入されているEND命令か否かを
チエツクし(ステツプ102)、次に読み出した
命令がドラムカウンタ命令か否かをチエツクし
(ステツプ103)、ドラムカウンタ命令であれば
ステツプ104でこれを実行し、その他の命令で
あればステツプ105でこれを実行する。命令実
行後ステツプ106でプログラムカウンタPCを
歩進し、先のステツプ101に戻り次の命令を実
行する。ユーザプログラムの最後のEND命令が
読み出されると、ステツプ102から107に進
み、上述した入出力更新動作を行ない、最初のス
テツプ100に戻る。
The contents of the above processing are shown in the flowcharts of FIGS. 4 and 5. FIG. 4 is a schematic flowchart of the user program execution routine. First, the program counter PC for addressing the user program memory 4 is cleared, and the instruction in the user program memory 4 indicated by the program counter PC is read (step 100,
101). Next, it is checked whether the read instruction is the END instruction inserted at the end of the user program (step 102), and then it is checked whether the read instruction is a drum counter instruction (step 103), and the drum counter instruction is checked (step 103). If it is a counter instruction, it is executed in step 104, and if it is another instruction, it is executed in step 105. After executing the instruction, the program counter PC is incremented in step 106, and the process returns to step 101 to execute the next instruction. When the last END command of the user program is read out, the process proceeds from step 102 to step 107, where the above-described input/output update operation is performed, and then the process returns to the first step 100.

第5図は上記ステツプ104のドラムカウンタ
命令の実行ルーチンの詳細を示すフローチヤート
である。これはDRUM命令がユーザプログラム
メモリ4から読み出されたときに実行され。
DRUM命令以前の4命令にて信号S,U/D,
CK,Rの状態がスタツクに読み込まれているが、
まずステツプ200〜206では、これら信号
S,U/D,CK,Rに従つてドラムカウンタを
制御する。つまり、リセツト信号Rが供給されて
いればカウンタをリセツトする。また、スタート
信号Sおよびクロツク信号CKが供給されている
場合、U/Dの信号状態に従つてカウンタをイン
クリメントまたはデイクリメントする。次にドラ
ム出力番号を指定するためのレジスタiに1をセ
ツトし、まず最初の出力番号「1」を指定する
(ステツプ207)。次に設定テーブル41からレ
ジスタiの指定番号に対応する数値範囲データを
読み出し、そのデータと上記カウンタのデータを
比較して設定範囲内か否かを判断する(ステツプ
208)。範囲内である場合ステツプ209で状
態メモリ61のビツトBiを”1”にし、範囲外
である場合ステツプ210で状態メモリ61のビ
ツトBiを”0”にする。次にステツプ211で
レジスタiが最後の出力番号「10」になつている
か否かを判断し、「10」になつていない場合には
ステツプ212でレジスタiの内容を+1し、先
のステツプ208に戻る。以上の処理を出力番号
「10」まで行ない。これでドラムカウンタ命令に
ついての処理を終了する。
FIG. 5 is a flowchart showing details of the drum counter command execution routine in step 104. This is executed when the DRUM instruction is read from the user program memory 4.
Signals S, U/D,
The states of CK and R are read into the stack, but
First, in steps 200 to 206, the drum counter is controlled according to these signals S, U/D, CK, and R. That is, if the reset signal R is supplied, the counter is reset. Further, when the start signal S and the clock signal CK are supplied, the counter is incremented or decremented according to the signal state of U/D. Next, 1 is set in register i for designating the drum output number, and the first output number "1" is designated (step 207). Next, the numerical range data corresponding to the designated number of register i is read from the setting table 41, and the data is compared with the data of the counter to determine whether it is within the set range (step 208). If it is within the range, bit Bi of the state memory 61 is set to "1" in step 209, and if it is outside the range, bit Bi of the state memory 61 is set to "0" in step 210. Next, in step 211, it is determined whether register i has reached the last output number "10". If it has not reached "10", the contents of register i are incremented by 1 in step 212, and the process returns to step 208. Return to Repeat the above process up to output number "10". This completes the processing for the drum counter command.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例によるプログラマ
ブル・コントローラのハードウエア構成の概略を
示すブロツク図、第2図はドラムカウンタ命令の
説明図、第3図は設定テーブル41および状態メ
モリ61の説明図、第4図および第5図は同上プ
ログラマブル・コントローラのソフトウエア構成
の概略を示すフローチヤートである。 1……CPU、2……システムプログラムメモ
リ、3……ワーキングメモリ、4……ユーザプロ
グラムメモリ、5……入出力装置、6……入出力
メモリ、7……プログラムコンソール、41……
設定テーブル、61……状態メモリ。
FIG. 1 is a block diagram showing an outline of the hardware configuration of a programmable controller according to an embodiment of the present invention, FIG. 2 is an explanatory diagram of a drum counter command, and FIG. 3 is an explanatory diagram of a setting table 41 and a state memory 61. , 4 and 5 are flowcharts showing an outline of the software configuration of the programmable controller. 1... CPU, 2... System program memory, 3... Working memory, 4... User program memory, 5... Input/output device, 6... Input/output memory, 7... Program console, 41...
Setting table, 61...Status memory.

Claims (1)

【特許請求の範囲】[Claims] 1 ユーザプログラム中に設定されているS,
U/D,CK,Rのドラムカウンタ命令により任
意に制御可能なカウンタ手段と、ユーザプログラ
ムにて任意にビツト単位で読出し可能な状態メモ
リと、この状態メモリの各ビツトに対応付けられ
たエリアにそれぞれ数値範囲を示すデータが格納
される設定値テーブルと、この設定値テーブルに
任意の数値範囲データを書込むための入力手段
と、上記カウンタ手段により読出されたドラムカ
ウンタ命令が実行されたとき、当該カウンタ手段
の計数値と上記設定値テーブルの各数値範囲デー
タとを順次比較し、上記計数値が設定された数値
範囲内か否かを判断する比較手段と、この比較手
段の判断結果に従つて各数値範囲データに対応す
る上記状態メモリの各ビツトの論理を決定する状
態更新手段とを有することを特徴とするプログラ
マブル・コントローラ。
1 S set in the user program,
A counter means that can be arbitrarily controlled by U/D, CK, and R drum counter commands, a state memory that can be read out in bits by the user program, and an area associated with each bit of this state memory. a set value table in which data indicating each numerical range is stored; input means for writing arbitrary numerical range data into the set value table; and when a drum counter instruction read by the counter means is executed; Comparing means for sequentially comparing the counted value of the counter means with each numerical range data of the set value table and determining whether or not the counted value is within the set numerical range; and state updating means for determining the logic of each bit of the state memory corresponding to each numerical range data.
JP10944382A 1982-06-25 1982-06-25 Programmable controller Granted JPS58225403A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10944382A JPS58225403A (en) 1982-06-25 1982-06-25 Programmable controller
US06/507,003 US4564898A (en) 1982-06-25 1983-06-23 Programmable controller having a drum type sequencer function subject to programming
DE19833322845 DE3322845A1 (en) 1982-06-25 1983-06-24 PROGRAMMABLE CONTROL

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10944382A JPS58225403A (en) 1982-06-25 1982-06-25 Programmable controller

Publications (2)

Publication Number Publication Date
JPS58225403A JPS58225403A (en) 1983-12-27
JPH0439083B2 true JPH0439083B2 (en) 1992-06-26

Family

ID=14510368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10944382A Granted JPS58225403A (en) 1982-06-25 1982-06-25 Programmable controller

Country Status (1)

Country Link
JP (1) JPS58225403A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220005A (en) * 1985-03-25 1986-09-30 Mitsubishi Electric Corp Repeating device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54130777A (en) * 1978-03-31 1979-10-11 Toyoda Mach Works Ltd Sequential controller
JPS5931722B2 (en) * 1979-04-11 1984-08-03 五郎 富田 Non-contact rotary sequencer

Also Published As

Publication number Publication date
JPS58225403A (en) 1983-12-27

Similar Documents

Publication Publication Date Title
JPH01147627A (en) Question answering device
JP4327283B2 (en) Programmable controller
JPH0439083B2 (en)
JPH0439084B2 (en)
JPS6232805B2 (en)
US4564898A (en) Programmable controller having a drum type sequencer function subject to programming
JPH02220102A (en) Sequence program editing system
JP3167245B2 (en) Programmable controller operating state monitoring device
JPS6348698A (en) Memory storage control device
JP2902888B2 (en) Programmable controller
JP2731166B2 (en) Programmable controller
JP3384141B2 (en) Programmable controller and programmable controller maintenance device
JP3413860B2 (en) Debug method
JP2522047B2 (en) Programmable controller for device control
JPH041806A (en) Programmable controller
JPS6247706A (en) Numerical controller
JPH0377522B2 (en)
JPH0630005B2 (en) Programmable counter
JPS63126007A (en) Programmable controller
JPH03206503A (en) Numerical controller
JPS62162141A (en) Program setting device for control equipment
JPS6023367B2 (en) Instruction change method in programmable logic controller
JPS63228301A (en) Programmable controller
JPH035602B2 (en)
JPH0313605B2 (en)