JPH0439094B2 - - Google Patents
Info
- Publication number
- JPH0439094B2 JPH0439094B2 JP58239708A JP23970883A JPH0439094B2 JP H0439094 B2 JPH0439094 B2 JP H0439094B2 JP 58239708 A JP58239708 A JP 58239708A JP 23970883 A JP23970883 A JP 23970883A JP H0439094 B2 JPH0439094 B2 JP H0439094B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- multiplier
- normalization
- floating point
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010606 normalization Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims 2
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 102100021145 fMet-Leu-Phe receptor Human genes 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 101710108492 fMet-Leu-Phe receptor Proteins 0.000 description 2
- 101100207024 Caenorhabditis elegans sel-9 gene Proteins 0.000 description 1
- 101000818522 Homo sapiens fMet-Leu-Phe receptor Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はデータ処理装置に係り、特に、高速に
浮動小数点データを演算処理するのに好適な浮動
小数点演算装置に関する。
浮動小数点データを演算処理するのに好適な浮動
小数点演算装置に関する。
第１図は一般的な浮動小数点演算装置を示す。
１は浮動小数点データを格納する浮動小数点レジ
スタFPRで、第２オペランドに当るデータはデ
ータパス３を介して、第１オペランドのデータは
データパス４を介してそれぞれデータレジスタ
FAAR５，FABR６にラツチされる。第２オペ
ランドは、FPR１からのデータと、メモリから
のデータの２つの場合があるため、データパス３
とメインストレージからのデータパス２のいずれ
か一方を選択してFAAR５にセツトする。
１は浮動小数点データを格納する浮動小数点レジ
スタFPRで、第２オペランドに当るデータはデ
ータパス３を介して、第１オペランドのデータは
データパス４を介してそれぞれデータレジスタ
FAAR５，FABR６にラツチされる。第２オペ
ランドは、FPR１からのデータと、メモリから
のデータの２つの場合があるため、データパス３
とメインストレージからのデータパス２のいずれ
か一方を選択してFAAR５にセツトする。
７は主に加減算命令を実行するユニツトFAU
であり、８は主に乗除算命令を実行するユニツト
FMUである。セレクタSEL９は前記のいずれか
のユニツトで得られた演算結果を選択し、データ
レジスタFZ１０にラツチする。FZ１０にラツチ
された演算結果はデータパス１１を介してFPR
１に転送される。
であり、８は主に乗除算命令を実行するユニツト
FMUである。セレクタSEL９は前記のいずれか
のユニツトで得られた演算結果を選択し、データ
レジスタFZ１０にラツチする。FZ１０にラツチ
された演算結果はデータパス１１を介してFPR
１に転送される。
第２図は従来のFMU８の内部構造をさらに詳
しく表わした図である。データレジスタFMAR
８０およびFMBR８１は夫々データレジスタ
FAAR５およびFABR６から第１オペランド、
第２オペランドを受け、シフタ８２，８３に与え
る。シフタ８２，８３は与えられた浮動小数点デ
ータをプリノーマライズ、すなわち、上位の連続
する“０”桁をシフトして有効桁で埋める機能を
有する。セレクタFMRSEL８４はシフタNORM
８２の出力である乗数オペランドを、実際に乗算
を行なう乗数ビツトを選択して出力する乗数切り
出しセレクタである。セレクタ８４から切り出さ
れた乗数ビツトは乗数レジスタFMR８５にラツ
チされ、シフタNORM８２からのプリノーマラ
イズされた被乗数は被乗数レジスタFMD８６に
ラツチされる。FMR８５にラツチされた乗数と
FMD８６にラツチされた被乗数は乗算器８７で
乗算され、結果はデータレジスタFZ１０にラツ
チされる。
しく表わした図である。データレジスタFMAR
８０およびFMBR８１は夫々データレジスタ
FAAR５およびFABR６から第１オペランド、
第２オペランドを受け、シフタ８２，８３に与え
る。シフタ８２，８３は与えられた浮動小数点デ
ータをプリノーマライズ、すなわち、上位の連続
する“０”桁をシフトして有効桁で埋める機能を
有する。セレクタFMRSEL８４はシフタNORM
８２の出力である乗数オペランドを、実際に乗算
を行なう乗数ビツトを選択して出力する乗数切り
出しセレクタである。セレクタ８４から切り出さ
れた乗数ビツトは乗数レジスタFMR８５にラツ
チされ、シフタNORM８２からのプリノーマラ
イズされた被乗数は被乗数レジスタFMD８６に
ラツチされる。FMR８５にラツチされた乗数と
FMD８６にラツチされた被乗数は乗算器８７で
乗算され、結果はデータレジスタFZ１０にラツ
チされる。
浮動小数点で表わされたオペランドデータは浮
動小数点レジスタやメモリに格納されている状態
で、ノーマライズすべき状態で格納されているも
のや既にノーマライズされ、もはやノーマライズ
する必要ない状態で格納されているものがある。
第２図の構成の乗算装置においては、いずれの状
態にあるオペランドデータもプリノーマライズを
行なうシフタ８２，８３を通過するため、ノーマ
ライズ不要のオペランドデータを扱う場合もシフ
タを通ることによつて２ステージ以上の時間を要
する。
動小数点レジスタやメモリに格納されている状態
で、ノーマライズすべき状態で格納されているも
のや既にノーマライズされ、もはやノーマライズ
する必要ない状態で格納されているものがある。
第２図の構成の乗算装置においては、いずれの状
態にあるオペランドデータもプリノーマライズを
行なうシフタ８２，８３を通過するため、ノーマ
ライズ不要のオペランドデータを扱う場合もシフ
タを通ることによつて２ステージ以上の時間を要
する。
また加算装置においては、浮動小数点で表わさ
れた第１、第２オペランドデータの桁合せを行な
う。この場合、第２図の乗算器８７が加算器に、
シフタ８２，８３が桁合せ回路となり、セレクタ
８４がない形となる。このような加算装置におい
ても、データによつて桁合せが必要な場合と不要
な場合があるが、いずれの場合も桁合せステージ
を通過するため、既に両オペランドの桁が一致し
ている場合もそのための時間を要している。
れた第１、第２オペランドデータの桁合せを行な
う。この場合、第２図の乗算器８７が加算器に、
シフタ８２，８３が桁合せ回路となり、セレクタ
８４がない形となる。このような加算装置におい
ても、データによつて桁合せが必要な場合と不要
な場合があるが、いずれの場合も桁合せステージ
を通過するため、既に両オペランドの桁が一致し
ている場合もそのための時間を要している。
このため、ノーマライズや桁合せのために、こ
の時間がオーバーヘツドとして、ネツクとなつて
いる。
の時間がオーバーヘツドとして、ネツクとなつて
いる。
本発明の目的は、データのプリノーマライズや
桁合せに係わるオーバーヘツドを減少させること
により、より高性能な演算装置を提供することに
ある。
桁合せに係わるオーバーヘツドを減少させること
により、より高性能な演算装置を提供することに
ある。
本発明は入力オペランドデータのノーマライズ
機能もしくは桁合せ機能を持つ演算手段と持たな
い演算手段とを有し、両演算手段で同一入力オペ
ランドデータで並行して演算を開始すると共に、
入力オペランドデータにノーマライズもしくは桁
合せが必要か否かを検出し、これによつて一方の
演算手段の出力を演算結果とする。
機能もしくは桁合せ機能を持つ演算手段と持たな
い演算手段とを有し、両演算手段で同一入力オペ
ランドデータで並行して演算を開始すると共に、
入力オペランドデータにノーマライズもしくは桁
合せが必要か否かを検出し、これによつて一方の
演算手段の出力を演算結果とする。
〔発明の実施例〕
以下本発明の一実施例を図面を参照して詳細に
説明する。
説明する。
第３図は本発明を乗算装置に適用した一実施例
を示す。第２図と同じ番号のものは同じものを示
す。第３図において乗算装置８は第２図の乗算装
置と同じであり、プリノーマライズ機能を有する
乗算装置である。乗算装置９は新しく付加された
乗算装置で、プリノーマライズ機能をもたない乗
算装置であり、乗数レジスタFMRN９０、被乗
数レジスタFMDN９１および乗算器FMN９２か
らなる。レジスタFABR６からの被乗数は被乗
数レジスタ８１と９１の両方に与えられる。レジ
スタFAAR５の乗数はセレクタ５０を介して乗
数レジスタ８０と９０の両方に与えられる。制御
回路５１はレジスタ５にラツチされている乗数デ
ータより、セレクタ５０を制御し、乗算器にて処
理できるだけの乗数ビツトを切りだす。デコーダ
９５はレジスタ５と６の上位桁を調べ、プリノー
マライズの必要性の有無を検出する。デコーダ９
５のデコード結果は制御回路９４に与えられ、セ
レクタ９３で一方の結果を出力するよう制御す
る。
を示す。第２図と同じ番号のものは同じものを示
す。第３図において乗算装置８は第２図の乗算装
置と同じであり、プリノーマライズ機能を有する
乗算装置である。乗算装置９は新しく付加された
乗算装置で、プリノーマライズ機能をもたない乗
算装置であり、乗数レジスタFMRN９０、被乗
数レジスタFMDN９１および乗算器FMN９２か
らなる。レジスタFABR６からの被乗数は被乗
数レジスタ８１と９１の両方に与えられる。レジ
スタFAAR５の乗数はセレクタ５０を介して乗
数レジスタ８０と９０の両方に与えられる。制御
回路５１はレジスタ５にラツチされている乗数デ
ータより、セレクタ５０を制御し、乗算器にて処
理できるだけの乗数ビツトを切りだす。デコーダ
９５はレジスタ５と６の上位桁を調べ、プリノー
マライズの必要性の有無を検出する。デコーダ９
５のデコード結果は制御回路９４に与えられ、セ
レクタ９３で一方の結果を出力するよう制御す
る。
次に動作を説明する。
はじめに、レジスタ５と６に各々乗数および被
乗数がセツトされる。制御回路５１はセレクタ５
０を制御して、順に乗数ビツトを切り出して、乗
算装置８と９の両方に送出する。乗算装置９は入
力されたデータを直ちにレジスタ９０，９１にラ
ツチし、乗算を実行する。一方、乗算装置８もデ
ータを受けとると、レジスタ８０と８１にセツト
し、乗算装置９と並行して動作する。まずシフタ
８２，８３によりプリノーマライズし、ノーマラ
イズした乗数を乗算器８７にて演算する。
乗数がセツトされる。制御回路５１はセレクタ５
０を制御して、順に乗数ビツトを切り出して、乗
算装置８と９の両方に送出する。乗算装置９は入
力されたデータを直ちにレジスタ９０，９１にラ
ツチし、乗算を実行する。一方、乗算装置８もデ
ータを受けとると、レジスタ８０と８１にセツト
し、乗算装置９と並行して動作する。まずシフタ
８２，８３によりプリノーマライズし、ノーマラ
イズした乗数を乗算器８７にて演算する。
両乗算装置８，９にて演算が並行して進行して
いる時に、デコーダ９５はレジスタ５，６のデー
タのプリノーマライズの必要性の有無を調べる。
その結果は制御回路９４に伝搬され、プリノーマ
ライズの必要があれば乗算装置８の結果を選択
し、なければ乗算装置９の結果を選択する。これ
により、プリノーマライズを必要ない場合であれ
ば、乗算装置９から乗算装置８で行つた場合より
速く乗算結果を得ることができる。
いる時に、デコーダ９５はレジスタ５，６のデー
タのプリノーマライズの必要性の有無を調べる。
その結果は制御回路９４に伝搬され、プリノーマ
ライズの必要があれば乗算装置８の結果を選択
し、なければ乗算装置９の結果を選択する。これ
により、プリノーマライズを必要ない場合であれ
ば、乗算装置９から乗算装置８で行つた場合より
速く乗算結果を得ることができる。
なお第３図の例ではいずれの乗算装置も最後ま
で動作しているが、結果的に出力が選択されない
乗算装置から割込みの信号が出力されて制御が複
雑になる場合は、デコーダ９５あるいは制御回路
９４の出力にて出力が選択されない乗算装置の動
作を止めてもよい。動作を止めるには、デコーダ
９５あるいは制御回路９４の出力にてレジスタ８
５，８６，９０，９１あるいは他へのセツトトリ
ガ信号を抑止したりすることによつて可能であ
る。
で動作しているが、結果的に出力が選択されない
乗算装置から割込みの信号が出力されて制御が複
雑になる場合は、デコーダ９５あるいは制御回路
９４の出力にて出力が選択されない乗算装置の動
作を止めてもよい。動作を止めるには、デコーダ
９５あるいは制御回路９４の出力にてレジスタ８
５，８６，９０，９１あるいは他へのセツトトリ
ガ信号を抑止したりすることによつて可能であ
る。
第３図は乗算装置の場合を説明したが、乗算装
置８を桁合せ機能を有する加算装置とし、乗算装
置９を桁合せ機能を持たない加算装置とすれば、
加算においても同様に、桁合せが必要ないケース
に高速に出力を得ることができる。
置８を桁合せ機能を有する加算装置とし、乗算装
置９を桁合せ機能を持たない加算装置とすれば、
加算においても同様に、桁合せが必要ないケース
に高速に出力を得ることができる。
本発明によれば、ノーマライズあるいは桁合せ
されたデータについて、乗算あるいは加算性能を
著しく改善することができる。
されたデータについて、乗算あるいは加算性能を
著しく改善することができる。
第１図は一般的な浮動小数点演算装置を示すブ
ロツク図、第２図は従来の乗算装置を示すブロツ
ク図、第３図は本発明の一実施例を示すブロツク
図である。 ５，６……データレジスタ、８，９……乗算装
置。
ロツク図、第２図は従来の乗算装置を示すブロツ
ク図、第３図は本発明の一実施例を示すブロツク
図である。 ５，６……データレジスタ、８，９……乗算装
置。
Claims (1)
- １ 浮動小数点で表わされた入力オペランドデー
タのノーマライズ機能もしくは桁合せ機能を有す
る第１の演算手段と、浮動小数点で表わされた入
力オペランドデータのノーマライズ機能もしくは
桁合せ機能を持たない第２の演算手段と、上記入
力オペランドデータにノーマライズもしくは桁合
せが必要か否かを検出する手段とを有し、上記入
力オペランドデータに基づいて上記第１および第
２の演算手段で並行して演算を開始させると共
に、上記検出手段の検出に応じて一方の演算手段
の出力を演算結果とすることを特徴とする浮動小
数点演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239708A JPS60132237A (ja) | 1983-12-21 | 1983-12-21 | 浮動小数点演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239708A JPS60132237A (ja) | 1983-12-21 | 1983-12-21 | 浮動小数点演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60132237A JPS60132237A (ja) | 1985-07-15 |
| JPH0439094B2 true JPH0439094B2 (ja) | 1992-06-26 |
Family
ID=17048740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58239708A Granted JPS60132237A (ja) | 1983-12-21 | 1983-12-21 | 浮動小数点演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132237A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3110072B2 (ja) * | 1991-04-25 | 2000-11-20 | 甲府日本電気株式会社 | 事前正規化回路 |
-
1983
- 1983-12-21 JP JP58239708A patent/JPS60132237A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60132237A (ja) | 1985-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5222240A (en) | Method and apparatus for delaying writing back the results of instructions to a processor | |
| US5517438A (en) | Fast multiply-add instruction sequence in a pipeline floating-point processor | |
| US5963460A (en) | Apparatus for computing transcendental functions quickly | |
| US5212662A (en) | Floating point arithmetic two cycle data flow | |
| US5619664A (en) | Processor with architecture for improved pipelining of arithmetic instructions by forwarding redundant intermediate data forms | |
| US5892699A (en) | Method and apparatus for optimizing dependent operand flow within a multiplier using recoding logic | |
| JPH0792739B2 (ja) | 浮動小数点データ正規化方式 | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| JPH09507941A (ja) | ｍｕｌｔｉｐｌｙ−ａｄｄ浮動小数点シーケンスにおけるウエイト・サイクルなしのブロック正規化 | |
| US6606700B1 (en) | DSP with dual-mac processor and dual-mac coprocessor | |
| US6078940A (en) | Microprocessor with an instruction for multiply and left shift with saturate | |
| JPH0439094B2 (ja) | ||
| US5822786A (en) | Apparatus and method for determining if an operand lies within an expand up or expand down segment | |
| JPS6046448B2 (ja) | オ−バフロ−検出方式 | |
| JPH0335691B2 (ja) | ||
| JP3110072B2 (ja) | 事前正規化回路 | |
| JPH0352092B2 (ja) | ||
| JPH04316127A (ja) | 情報処理装置 | |
| JPH07262005A (ja) | 拡張されたオペランドバイパスシステム | |
| JPH01224833A (ja) | 浮動小数点演算方式 | |
| JPH0212425A (ja) | 演算装置及びそのデータバス | |
| JPH04268639A (ja) | ディジタル信号処理プロセッサ | |
| JPH0266625A (ja) | データ処理装置 | |
| JPS63279321A (ja) | マイクロプログラム制御装置 | |
| JPH03263264A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |