JPH043959A - semiconductor integrated circuit - Google Patents
semiconductor integrated circuitInfo
- Publication number
- JPH043959A JPH043959A JP2104793A JP10479390A JPH043959A JP H043959 A JPH043959 A JP H043959A JP 2104793 A JP2104793 A JP 2104793A JP 10479390 A JP10479390 A JP 10479390A JP H043959 A JPH043959 A JP H043959A
- Authority
- JP
- Japan
- Prior art keywords
- scribe
- width
- area
- scribe area
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000007547 defect Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体集積回路のスクライブ領域の形状に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to the shape of a scribe region of a semiconductor integrated circuit.
［従来の技しｊｉ］
従来の半導体集積回路においては、最外周のスクライブ
傾城は、地側と右側のみ（」形状）もしくは天測と左側
のみ（「形状）スクライブ傾城が存在し、その他の部分
〔最外周スクライブｇ域が地側と右側のみの場合は、最
左端列のスクライブｆｉＵｔ”ｋと最天側行のスクライ
ブ領域。スクライブ領域が天測と左側のみの場合は、最
右端列のスクライブ領域と最地側行のスクライブ傾城）
は全くスクライブのパターンは存在していない。[Conventional Techniques] In conventional semiconductor integrated circuits, the outermost scribe tilted wall exists only on the ground side and right side ("shape") or only on the sky side and left side ("shape)," and other parts [ If the outermost scribe g area is only on the bottom and right sides, the scribe fiUt''k in the leftmost column and the scribe area in the topmost row. If the scribe area is only the celestial view and the left side, the scribe area in the rightmost column and the scribe tilt in the farthest row)
There is no scribe pattern at all.
第３図及び第４図は従来例であり、１０１はスクライブ
パターンとなる部分の中心を表す線である。FIGS. 3 and 4 show conventional examples, and 101 is a line representing the center of the scribe pattern.
１０２は天測スクライブ領域、１０３は地側スクライブ
領域、１０４は左側スクライブ領域、１０５は右（ｐ１
１スクライブ領域である。第３図は最外周スクライブの
右側（１０５）と地側（１０３）にのみスクライブ領域
が存在している形状例であり、第４図は最外周スクライ
ブの左側（１０４）と天測（１０２）にのみスクライブ
領域が存在している形状例である。102 is the astronomical scribe area, 103 is the ground side scribe area, 104 is the left scribe area, and 105 is the right (p1
1 scribe area. Figure 3 shows an example of a shape in which the scribe area exists only on the right side (105) and ground side (103) of the outermost scribe, and Figure 4 shows the scribe area on the left side (104) of the outermost scribe and the astronomical area (102). This is an example of a shape in which only a scribe area exists.
特に、近年盛んに使用されるウェハ上のパクンサイズの
数倍の大きさに拡大投影された形状で作成されるカラス
マスク（以下レチクルマスクと呼ぶ）を使用しステンバ
ーを用いるプロセスにおいては顕著である。This is particularly noticeable in a process that uses a stencil and a crow mask (hereinafter referred to as a reticle mask), which is created in a shape that is enlarged and projected to a size several times the size of the pattern on a wafer, which has been widely used in recent years.
「発明が解決しようとする課題］
前述の従来技（ホｊては、ウェハ上にスクライブ領域が
形成されたとき、最外周のチップの一部のチップ（最左
端列のチップと最天側行のチップ。[Problems to be Solved by the Invention] The above-mentioned conventional technique (in particular, when a scribe area is formed on a wafer, some chips of the outermost chips (chips in the leftmost column and chips in the topmost row) chips.
もしくは、最右端列のチップと最地側行のチップ）にス
クライブ４ｊＱ ｔｄが完全には形成されないチップ（
不完全スクライブチップと呼ぶ）が出来、不完全スクラ
イブチップは他の部分のチップと異なり、回路部分が良
品であったとしてもダイシング不良あるいは長期信頼性
不良等により不良品となってしまう間が屯を有する。そ
こで本発明はこのような問題、占を解決するもので、そ
の目的とするところは、ウェハ上に形成される全てのチ
ップにスクライブ領域を形成することにより、スクライ
ブ形状の不具合に起因するチップ不良をなくし、歩留を
向上させるところにある。Or, the chips in which the scribe 4jQ td is not completely formed on the chips in the rightmost column and the chips in the rightmost row.
Unlike other parts of the chip, an incompletely scribed chip is different from chips in other parts, and even if the circuit part is good, there is a long period of time when it becomes a defective product due to poor dicing or poor long-term reliability. has. Therefore, the present invention is intended to solve such problems.The purpose of the present invention is to form scribe areas on all chips formed on a wafer, thereby eliminating chip defects caused by defects in the scribe shape. The aim is to eliminate this and improve yield.
［課題を解決するための手段１
本発明の半導体集積回路は、ウェハ上てスクライブｆｉ
ｉｔｌとなる部分の最外周のスクライブ領域の幅が天測
部分＋地（■１１１１部分ニスクライブ偏重左（ロ１１
部分部分側部分ニスクライブ領域幅であり、かつ前記ス
クライブ領域の幅が天測と地側もしくは左（ｉｌｌと右
側が同一でなく、かつ前記スクライブ領域が天地左右に
存在することを特徴とする。[Means for Solving the Problems 1] The semiconductor integrated circuit of the present invention is manufactured by scribing fi on a wafer.
The width of the outermost scribe area of the part that becomes itl is the astronomical part + ground (■1111 partial scribe bias left (b11
It is characterized in that the width of the scribe area is the width of the partial scribe area on the side of the part, and the width of the scribe area is not the same on the astronomical and ground sides or the left side (ill and the right side), and the scribe area exists on the left and right sides of the top, bottom, and the bottom.
［作 用］
本発明の上記の構成によれは、ウェハ上に形成される全
てのチップにスクライブ領域が形成されるため、従来ス
クライブ領域が不十分であったウェハの周辺チップの一
部にもスクライブ領域が形成され良品チップとなり、ウ
ェハ上の全てのチップにおいてスクライブ形状の不具合
に起因するチップ不良が無くなるため、歩留向上が図ら
れる。[Function] According to the above structure of the present invention, a scribe area is formed on all the chips formed on the wafer, so that some of the peripheral chips of the wafer, which conventionally had insufficient scribe area, are also covered. A scribe area is formed, resulting in a good chip, and there are no chip defects due to defects in the scribe shape in all chips on the wafer, leading to an improvement in yield.
［実 施 例］ 以下、本発明について、実施例に基づいて説明する。[Example] The present invention will be described below based on examples.
第１区及び第２図は本発明の実施例であり、第１図は最
外周スクライブの右（ｊｊｌｌと地側のスクライブ幅が
左側と天測のスクライブの幅より広い場合の形状例であ
る。第２図は最外周スクライブの左（ｊｉｌと天（口１
１のスクライブ幅が右側と地側のスクライブの幅より広
い場合の例である。Section 1 and FIG. 2 are examples of the present invention, and FIG. 1 is an example of a shape where the scribe width on the right (jjll and ground side) of the outermost scribe is wider than the width of the scribe on the left side and the astronomical scribe. Figure 2 shows the left side (jil) and top (mouth 1) of the outermost scribe.
This is an example where the scribe width of 1 is wider than the scribe widths of the right side and the ground side.
１０１はスクライブ領域となる部分の中・し・を表す線
である。１０２は天測スクライブ領域、１０３は地側ス
クライブ領域、１０４は左側スクライブ領域、１０５は
右（ｐ１１スクライブ領域である。Reference numeral 101 is a line representing the center of the scribe area. 102 is a astronomical scribe area, 103 is a ground side scribe area, 104 is a left scribe area, and 105 is a right (p11 scribe area).
天測スクライブ領域（１０２）の幅をａ、地側スクライ
ブ領域（１，０３）の幅をｂとすると、ａ＋ｂ−スクラ
イブ領域幅となるように作成されている。また、左側ス
クライブ領ｔｄ（１０４）の幅をＣ１右（目１［スクラ
イブ領ｔｌ（１０５）の幅をｄとすると、ｃ＋ｄ−スク
ライブ傾城幅となるように作成されている。この結果、
ウェハ上に形成される全てのチップの周囲にスクライブ
領域が形成され、その結果、スクライブ領域形成の目的
であるタイシング時に発生するクラックの防止、チップ
端からの異物の進入防止等の効果が全てのチップて得ら
れることになり、スクライブ形状の不具合に起因するチ
ップ不良が無くなるため、歩留向上が図られる。If the width of the astronomical scribe area (102) is a, and the width of the ground side scribe area (1, 03) is b, then it is created to be a + b - scribe area width. In addition, the width of the left scribe area td (104) is created so that it becomes c + d - scribe slope width.
A scribe area is formed around every chip formed on a wafer, and as a result, the purpose of forming a scribe area, such as preventing cracks that occur during ticing and preventing foreign matter from entering from the chip edge, is completely eliminated. Since chips can be obtained as chips, chip defects due to defects in the scribe shape are eliminated, and the yield can be improved.
〔発明の効果］
以上述べたように発明によれば、ウェハ周辺部のチップ
にも必要なスクライブ４−Ｑ Ｆｉｌが作成され、良品
チップ数が増え、歩留向上が可能となる。[Effects of the Invention] As described above, according to the invention, the necessary scribe 4-Q film is created even for chips around the wafer, the number of good chips increases, and the yield can be improved.
第１図は本発明の最外周スクライブの右側と地（Ｕｔ＋
のスクライブ幅が左側と天側のスクライブの幅より広い
場合の形状例を示す図。
第２図は本発明の最外周スクライブの左側と天ｇ＋１１
のスクライブ幅が右側と地側のスクライブの幅より広い
場合の例を示す図である。
第３図及び第４図は従来例を示す図。
１０１ ・・・スクライブ領域となる部分の中２Ｌ・を
表す線である。
・天測スクライブ領域
・地側スクライブ領域
左側スクライブ領域
・右側スクライブ傾城
出願人 セイコーエプソン株式会社
代理人 弁理士 鈴 木 喜三部（他１名）第
図
＋０１Figure 1 shows the right side and the ground (Ut+
The figure which shows the example of a shape when the scribe width of is wider than the width of the scribe on the left side and the top side. Figure 2 shows the left side of the outermost scribe of the present invention and the top g+11.
FIG. 7 is a diagram illustrating an example where the scribe width is wider than the scribe widths on the right side and the ground side. FIG. 3 and FIG. 4 are diagrams showing conventional examples. 101 . . . A line representing the middle 2L of the portion to be the scribe area.・Celestial scribe area ・Ground side scribe area Left scribe area ・Right side scribe tilted wall Applicant Seiko Epson Corporation Agent Patent attorney Kizobe Suzuki (1 other person) Figure +01
Claims (1)
られたスクライブ領域を有する半導体集積回路において
、最外周のスクライブ領域の幅が天側部分＋地側部分＝
スクライブ領域幅、左側部分＋右側部分＝スクライブ領
域幅であり、かつ前記スクライブパターンの幅が天側と
地側もしくは左側と右側が同一でなく、かつ前記スクラ
イブパターンが天地左右に存在することを特徴とする半
導体集積回路。In a semiconductor integrated circuit that has a scribe area provided to separate the semiconductor integrated circuit into each chip, the width of the outermost scribe area is the top part + the bottom part =
The width of the scribe area, the left side part + the right side = the scribe area width, and the width of the scribe pattern is not the same on the top side and the bottom side or on the left side and the right side, and the scribe pattern is present on the top, bottom, left and right sides. Semiconductor integrated circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104793A JPH043959A (en) | 1990-04-20 | 1990-04-20 | semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104793A JPH043959A (en) | 1990-04-20 | 1990-04-20 | semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043959A true JPH043959A (en) | 1992-01-08 |
Family
ID=14390334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2104793A Pending JPH043959A (en) | 1990-04-20 | 1990-04-20 | semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043959A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562223B1 (en) * | 1997-09-25 | 2006-06-13 | 지멘스 악티엔게젤샤프트 | Method of maximizing chip yield for semiconductor wafers |
-
1990
- 1990-04-20 JP JP2104793A patent/JPH043959A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562223B1 (en) * | 1997-09-25 | 2006-06-13 | 지멘스 악티엔게젤샤프트 | Method of maximizing chip yield for semiconductor wafers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH043959A (en) | semiconductor integrated circuit | |
| JPH01260451A (en) | Formation of dicing line | |
| JPH01251631A (en) | Wafer | |
| JPH05326696A (en) | Semiconductor wafer | |
| JPH08130362A (en) | Printed board | |
| US7535112B2 (en) | Semiconductor constructions comprising multi-level patterns of radiation-imageable material | |
| JPH0399453A (en) | Scribe data for semiconductor integrated circuits | |
| JP3217459B2 (en) | Semiconductor chip | |
| JPH07106327A (en) | Semiconductor device and manufacturing method thereof | |
| JPH05267257A (en) | Semiconductor device having scribe line | |
| JPH0684734A (en) | Semiconductor wafer | |
| KR100303799B1 (en) | Mask pattern for semiconductor device | |
| JPH0721624B2 (en) | Reticle for semiconductor integrated circuit | |
| JPS59144125A (en) | Reticule | |
| KR20030048207A (en) | Method for preventing pollution in back side grinding of wafer | |
| JP3528366B2 (en) | Integrated circuit device | |
| JPS60222856A (en) | Mask for preventing electrostatic breakdown | |
| JPH0760805A (en) | Method of removing runner gate of integrated circuit package | |
| JPH01241116A (en) | Alignment-mark | |
| JPS6017747A (en) | Reticle for manufacturing semiconductor integrated circuit | |
| JPH0371654A (en) | Separation of chip | |
| JPS6076121A (en) | Manufacture of semiconductor device | |
| JP2003347353A (en) | Ic chip | |
| JPH09160217A (en) | Photomask and method for forming photomask | |
| JPH05206268A (en) | Semiconductor device |