JPH043959A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH043959A JPH043959A JP2104793A JP10479390A JPH043959A JP H043959 A JPH043959 A JP H043959A JP 2104793 A JP2104793 A JP 2104793A JP 10479390 A JP10479390 A JP 10479390A JP H043959 A JPH043959 A JP H043959A
- Authority
- JP
- Japan
- Prior art keywords
- scribe
- width
- area
- scribe area
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000007547 defect Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体集積回路のスクライブ領域の形状に関す
る。
る。
［従来の技しｊｉ］
従来の半導体集積回路においては、最外周のスクライブ
傾城は、地側と右側のみ（」形状）もしくは天測と左側
のみ（「形状）スクライブ傾城が存在し、その他の部分
〔最外周スクライブｇ域が地側と右側のみの場合は、最
左端列のスクライブｆｉＵｔ”ｋと最天側行のスクライ
ブ領域。スクライブ領域が天測と左側のみの場合は、最
右端列のスクライブ領域と最地側行のスクライブ傾城）
は全くスクライブのパターンは存在していない。
傾城は、地側と右側のみ（」形状）もしくは天測と左側
のみ（「形状）スクライブ傾城が存在し、その他の部分
〔最外周スクライブｇ域が地側と右側のみの場合は、最
左端列のスクライブｆｉＵｔ”ｋと最天側行のスクライ
ブ領域。スクライブ領域が天測と左側のみの場合は、最
右端列のスクライブ領域と最地側行のスクライブ傾城）
は全くスクライブのパターンは存在していない。
第３図及び第４図は従来例であり、１０１はスクライブ
パターンとなる部分の中心を表す線である。
パターンとなる部分の中心を表す線である。
１０２は天測スクライブ領域、１０３は地側スクライブ
領域、１０４は左側スクライブ領域、１０５は右（ｐ１
１スクライブ領域である。第３図は最外周スクライブの
右側（１０５）と地側（１０３）にのみスクライブ領域
が存在している形状例であり、第４図は最外周スクライ
ブの左側（１０４）と天測（１０２）にのみスクライブ
領域が存在している形状例である。
領域、１０４は左側スクライブ領域、１０５は右（ｐ１
１スクライブ領域である。第３図は最外周スクライブの
右側（１０５）と地側（１０３）にのみスクライブ領域
が存在している形状例であり、第４図は最外周スクライ
ブの左側（１０４）と天測（１０２）にのみスクライブ
領域が存在している形状例である。
特に、近年盛んに使用されるウェハ上のパクンサイズの
数倍の大きさに拡大投影された形状で作成されるカラス
マスク（以下レチクルマスクと呼ぶ）を使用しステンバ
ーを用いるプロセスにおいては顕著である。
数倍の大きさに拡大投影された形状で作成されるカラス
マスク（以下レチクルマスクと呼ぶ）を使用しステンバ
ーを用いるプロセスにおいては顕著である。
「発明が解決しようとする課題］
前述の従来技（ホｊては、ウェハ上にスクライブ領域が
形成されたとき、最外周のチップの一部のチップ（最左
端列のチップと最天側行のチップ。
形成されたとき、最外周のチップの一部のチップ（最左
端列のチップと最天側行のチップ。
もしくは、最右端列のチップと最地側行のチップ）にス
クライブ４ｊＱ ｔｄが完全には形成されないチップ（
不完全スクライブチップと呼ぶ）が出来、不完全スクラ
イブチップは他の部分のチップと異なり、回路部分が良
品であったとしてもダイシング不良あるいは長期信頼性
不良等により不良品となってしまう間が屯を有する。そ
こで本発明はこのような問題、占を解決するもので、そ
の目的とするところは、ウェハ上に形成される全てのチ
ップにスクライブ領域を形成することにより、スクライ
ブ形状の不具合に起因するチップ不良をなくし、歩留を
向上させるところにある。
クライブ４ｊＱ ｔｄが完全には形成されないチップ（
不完全スクライブチップと呼ぶ）が出来、不完全スクラ
イブチップは他の部分のチップと異なり、回路部分が良
品であったとしてもダイシング不良あるいは長期信頼性
不良等により不良品となってしまう間が屯を有する。そ
こで本発明はこのような問題、占を解決するもので、そ
の目的とするところは、ウェハ上に形成される全てのチ
ップにスクライブ領域を形成することにより、スクライ
ブ形状の不具合に起因するチップ不良をなくし、歩留を
向上させるところにある。
［課題を解決するための手段１
本発明の半導体集積回路は、ウェハ上てスクライブｆｉ
ｉｔｌとなる部分の最外周のスクライブ領域の幅が天測
部分＋地（■１１１１部分ニスクライブ偏重左（ロ１１
部分部分側部分ニスクライブ領域幅であり、かつ前記ス
クライブ領域の幅が天測と地側もしくは左（ｉｌｌと右
側が同一でなく、かつ前記スクライブ領域が天地左右に
存在することを特徴とする。
ｉｔｌとなる部分の最外周のスクライブ領域の幅が天測
部分＋地（■１１１１部分ニスクライブ偏重左（ロ１１
部分部分側部分ニスクライブ領域幅であり、かつ前記ス
クライブ領域の幅が天測と地側もしくは左（ｉｌｌと右
側が同一でなく、かつ前記スクライブ領域が天地左右に
存在することを特徴とする。
［作 用］
本発明の上記の構成によれは、ウェハ上に形成される全
てのチップにスクライブ領域が形成されるため、従来ス
クライブ領域が不十分であったウェハの周辺チップの一
部にもスクライブ領域が形成され良品チップとなり、ウ
ェハ上の全てのチップにおいてスクライブ形状の不具合
に起因するチップ不良が無くなるため、歩留向上が図ら
れる。
てのチップにスクライブ領域が形成されるため、従来ス
クライブ領域が不十分であったウェハの周辺チップの一
部にもスクライブ領域が形成され良品チップとなり、ウ
ェハ上の全てのチップにおいてスクライブ形状の不具合
に起因するチップ不良が無くなるため、歩留向上が図ら
れる。
［実 施 例］
以下、本発明について、実施例に基づいて説明する。
第１区及び第２図は本発明の実施例であり、第１図は最
外周スクライブの右（ｊｊｌｌと地側のスクライブ幅が
左側と天測のスクライブの幅より広い場合の形状例であ
る。第２図は最外周スクライブの左（ｊｉｌと天（口１
１のスクライブ幅が右側と地側のスクライブの幅より広
い場合の例である。
外周スクライブの右（ｊｊｌｌと地側のスクライブ幅が
左側と天測のスクライブの幅より広い場合の形状例であ
る。第２図は最外周スクライブの左（ｊｉｌと天（口１
１のスクライブ幅が右側と地側のスクライブの幅より広
い場合の例である。
１０１はスクライブ領域となる部分の中・し・を表す線
である。１０２は天測スクライブ領域、１０３は地側ス
クライブ領域、１０４は左側スクライブ領域、１０５は
右（ｐ１１スクライブ領域である。
である。１０２は天測スクライブ領域、１０３は地側ス
クライブ領域、１０４は左側スクライブ領域、１０５は
右（ｐ１１スクライブ領域である。
天測スクライブ領域（１０２）の幅をａ、地側スクライ
ブ領域（１，０３）の幅をｂとすると、ａ＋ｂ−スクラ
イブ領域幅となるように作成されている。また、左側ス
クライブ領ｔｄ（１０４）の幅をＣ１右（目１［スクラ
イブ領ｔｌ（１０５）の幅をｄとすると、ｃ＋ｄ−スク
ライブ傾城幅となるように作成されている。この結果、
ウェハ上に形成される全てのチップの周囲にスクライブ
領域が形成され、その結果、スクライブ領域形成の目的
であるタイシング時に発生するクラックの防止、チップ
端からの異物の進入防止等の効果が全てのチップて得ら
れることになり、スクライブ形状の不具合に起因するチ
ップ不良が無くなるため、歩留向上が図られる。
ブ領域（１，０３）の幅をｂとすると、ａ＋ｂ−スクラ
イブ領域幅となるように作成されている。また、左側ス
クライブ領ｔｄ（１０４）の幅をＣ１右（目１［スクラ
イブ領ｔｌ（１０５）の幅をｄとすると、ｃ＋ｄ−スク
ライブ傾城幅となるように作成されている。この結果、
ウェハ上に形成される全てのチップの周囲にスクライブ
領域が形成され、その結果、スクライブ領域形成の目的
であるタイシング時に発生するクラックの防止、チップ
端からの異物の進入防止等の効果が全てのチップて得ら
れることになり、スクライブ形状の不具合に起因するチ
ップ不良が無くなるため、歩留向上が図られる。
〔発明の効果］
以上述べたように発明によれば、ウェハ周辺部のチップ
にも必要なスクライブ４−Ｑ Ｆｉｌが作成され、良品
チップ数が増え、歩留向上が可能となる。
にも必要なスクライブ４−Ｑ Ｆｉｌが作成され、良品
チップ数が増え、歩留向上が可能となる。
第１図は本発明の最外周スクライブの右側と地（Ｕｔ＋
のスクライブ幅が左側と天側のスクライブの幅より広い
場合の形状例を示す図。 第２図は本発明の最外周スクライブの左側と天ｇ＋１１
のスクライブ幅が右側と地側のスクライブの幅より広い
場合の例を示す図である。 第３図及び第４図は従来例を示す図。 １０１ ・・・スクライブ領域となる部分の中２Ｌ・を
表す線である。 ・天測スクライブ領域 ・地側スクライブ領域 左側スクライブ領域 ・右側スクライブ傾城 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）第 図 ＋０１
のスクライブ幅が左側と天側のスクライブの幅より広い
場合の形状例を示す図。 第２図は本発明の最外周スクライブの左側と天ｇ＋１１
のスクライブ幅が右側と地側のスクライブの幅より広い
場合の例を示す図である。 第３図及び第４図は従来例を示す図。 １０１ ・・・スクライブ領域となる部分の中２Ｌ・を
表す線である。 ・天測スクライブ領域 ・地側スクライブ領域 左側スクライブ領域 ・右側スクライブ傾城 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）第 図 ＋０１
Claims (1)
- 半導体集積回路を各々のチップに分離するために設け
られたスクライブ領域を有する半導体集積回路において
、最外周のスクライブ領域の幅が天側部分＋地側部分＝
スクライブ領域幅、左側部分＋右側部分＝スクライブ領
域幅であり、かつ前記スクライブパターンの幅が天側と
地側もしくは左側と右側が同一でなく、かつ前記スクラ
イブパターンが天地左右に存在することを特徴とする半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104793A JPH043959A (ja) | 1990-04-20 | 1990-04-20 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104793A JPH043959A (ja) | 1990-04-20 | 1990-04-20 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043959A true JPH043959A (ja) | 1992-01-08 |
Family
ID=14390334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2104793A Pending JPH043959A (ja) | 1990-04-20 | 1990-04-20 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043959A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562223B1 (ko) * | 1997-09-25 | 2006-06-13 | 지멘스 악티엔게젤샤프트 | 반도체칩제조방법 |
-
1990
- 1990-04-20 JP JP2104793A patent/JPH043959A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562223B1 (ko) * | 1997-09-25 | 2006-06-13 | 지멘스 악티엔게젤샤프트 | 반도체칩제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH043959A (ja) | 半導体集積回路 | |
| JPH01260451A (ja) | ダイシングラインの形成方法 | |
| JPH01251631A (ja) | ウェハ | |
| JPH05326696A (ja) | 半導体ウエハー | |
| JPH08130362A (ja) | プリント基板 | |
| US7535112B2 (en) | Semiconductor constructions comprising multi-level patterns of radiation-imageable material | |
| JPH0399453A (ja) | 半導体集積回路用スクライブデータ | |
| JP3217459B2 (ja) | 半導体チップ | |
| JPH07106327A (ja) | 半導体装置及びその製造方法 | |
| JPH05267257A (ja) | スクライブラインを有する半導体装置 | |
| JPH0684734A (ja) | 半導体ウェーハ | |
| KR100303799B1 (ko) | 반도체소자용마스크패턴 | |
| JPH0721624B2 (ja) | 半導体集積回路用レチクル | |
| JPS59144125A (ja) | レチクル | |
| KR20030048207A (ko) | 웨이퍼 후면 연마시의 오염 방지방법 | |
| JP3528366B2 (ja) | 集積回路装置 | |
| JPS60222856A (ja) | 静電破壊防止マスク | |
| JPH0760805A (ja) | 集積回路パッケージのランナーゲートの除去方法 | |
| JPH01241116A (ja) | アライメント・マーク | |
| JPS6017747A (ja) | 半導体集積回路製造用レチクル | |
| JPH0371654A (ja) | チップ分離方法 | |
| JPS6076121A (ja) | 半導体装置の製造方法 | |
| JP2003347353A (ja) | Ｉｃチップ | |
| JPH09160217A (ja) | フォトマスク及びフォトマスクの形成方法 | |
| JPH05206268A (ja) | 半導体装置 |