JPH0439921B2 - - Google Patents
Info
- Publication number
- JPH0439921B2 JPH0439921B2 JP59234393A JP23439384A JPH0439921B2 JP H0439921 B2 JPH0439921 B2 JP H0439921B2 JP 59234393 A JP59234393 A JP 59234393A JP 23439384 A JP23439384 A JP 23439384A JP H0439921 B2 JPH0439921 B2 JP H0439921B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- drive current
- resistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、たとえば、入力信号に応じて飽和
するトランジスタを含む増幅器のいわゆるソフト
クリツプ化に関する。
するトランジスタを含む増幅器のいわゆるソフト
クリツプ化に関する。
従来の技術
電池で駆動される音響機器の最終段の増幅器で
は、ブートストラツプ回路が用いられており、そ
の出力トランジスタを入力信号に応じて飽和させ
る動作形態が設定されている。
は、ブートストラツプ回路が用いられており、そ
の出力トランジスタを入力信号に応じて飽和させ
る動作形態が設定されている。
従来、この種の増幅器では、出力トランジスタ
のドライバ回路にPNP形トランジスタなどを用
いることにより、出力トランジスタのクリツプ付
近で流れる大電流による電流増幅率hfeの低下を
利用し、出力トランジスタの飽和を緩慢にする方
法でソフトクリツプ化を実現していた。
のドライバ回路にPNP形トランジスタなどを用
いることにより、出力トランジスタのクリツプ付
近で流れる大電流による電流増幅率hfeの低下を
利用し、出力トランジスタの飽和を緩慢にする方
法でソフトクリツプ化を実現していた。
発明が解決しようとする問題点
このようなソフトクリツプ化を図つた増幅器で
は、ドライバ回路を構成するトランジスタによつ
てクリツプ波形が区々になり、安定したクリツプ
出力が得られ難いとともに、オーデイオ出力を犠
牲にし、音質の低下やクリツプによつて高調波成
分が発生し、隣接のラジオ受信機に妨害を与える
などの欠点があつた。
は、ドライバ回路を構成するトランジスタによつ
てクリツプ波形が区々になり、安定したクリツプ
出力が得られ難いとともに、オーデイオ出力を犠
牲にし、音質の低下やクリツプによつて高調波成
分が発生し、隣接のラジオ受信機に妨害を与える
などの欠点があつた。
そこで、この発明は、オーデイオ出力の犠牲、
ラジオ受信機などへの電波妨害、音質の低下、ド
ライブ回路の素子のばらつきなどの影響を回避し
ソフトクリツプ化を実現した増幅器を提供しよう
とするものである。
ラジオ受信機などへの電波妨害、音質の低下、ド
ライブ回路の素子のばらつきなどの影響を回避し
ソフトクリツプ化を実現した増幅器を提供しよう
とするものである。
問題点を解決するための手段
この発明の増幅器は、入力信号を受けて増幅す
る前置増幅器（トランジスタ２，４及び定電流源
６）が設置され、この前置増幅器から前記入力信
号の正側及び負側振幅に応じたドライブ電流を受
け、前記入力信号の正側振幅で導通状態となる第
１のトランジスタ４８と前記入力信号の負側振幅
で導通状態となる第２のトランジスタ５８とを直
列に接続し、これら第１及び第２のトランジスタ
の中間接続点と電源側との間にブートストラツプ
回路を有して増幅出力を取り出す増幅器であつ
て、前記前置増幅器の出力を受けて前記第１のト
ランジスタのベースに対するドライブ電流を発生
する第３のトランジスタ４６と、この第３のトラ
ンジスタと前記第１のトランジスタのベースとの
間に設置されて前記ドライブ電流を前記第１のト
ランジスタのベースに流す第１の抵抗６０と、前
記第３のトランジスタで発生させた前記ドライブ
電流を前記第１の抵抗に対して側路を成して前記
第１のトランジスタのコレクタ側に分流させる第
１の分流回路６２と、前記前置増幅器の出力を受
けて前記第２のトランジスタのベースに対するド
ライブ電流を発生する第４のトランジスタ５０，
５２と、この第４のトランジスタと前記第２のト
ランジスタのベースとの間に設置されて前記ドラ
イブ電流を前記第２のトランジスタのベースに流
す第２の抵抗６４と、前記第４のトランジスタで
発生させた前記ドライブ電流を前記第２の抵抗に
対して側路を成して前記第２のトランジスタのコ
レクタ側に分流させる第２の分流回路６６とを備
えたことを特徴とする。
る前置増幅器（トランジスタ２，４及び定電流源
６）が設置され、この前置増幅器から前記入力信
号の正側及び負側振幅に応じたドライブ電流を受
け、前記入力信号の正側振幅で導通状態となる第
１のトランジスタ４８と前記入力信号の負側振幅
で導通状態となる第２のトランジスタ５８とを直
列に接続し、これら第１及び第２のトランジスタ
の中間接続点と電源側との間にブートストラツプ
回路を有して増幅出力を取り出す増幅器であつ
て、前記前置増幅器の出力を受けて前記第１のト
ランジスタのベースに対するドライブ電流を発生
する第３のトランジスタ４６と、この第３のトラ
ンジスタと前記第１のトランジスタのベースとの
間に設置されて前記ドライブ電流を前記第１のト
ランジスタのベースに流す第１の抵抗６０と、前
記第３のトランジスタで発生させた前記ドライブ
電流を前記第１の抵抗に対して側路を成して前記
第１のトランジスタのコレクタ側に分流させる第
１の分流回路６２と、前記前置増幅器の出力を受
けて前記第２のトランジスタのベースに対するド
ライブ電流を発生する第４のトランジスタ５０，
５２と、この第４のトランジスタと前記第２のト
ランジスタのベースとの間に設置されて前記ドラ
イブ電流を前記第２のトランジスタのベースに流
す第２の抵抗６４と、前記第４のトランジスタで
発生させた前記ドライブ電流を前記第２の抵抗に
対して側路を成して前記第２のトランジスタのコ
レクタ側に分流させる第２の分流回路６６とを備
えたことを特徴とする。
作 用
この発明は、第１及び第２のトランジスタのベ
ース側に設置された第１及び第２の抵抗にドライ
ブ電流を流し、そのドライブ電流によつて第２及
び第３の抵抗に発生する電圧降下に応じ、第１又
は第２の分流回路からドライブ電流の一部を第１
又は第２のトランジスタの動作電流に合流させる
ことにより、第１及び第２のトランジスタの飽和
状態を緩慢に制御している。
ース側に設置された第１及び第２の抵抗にドライ
ブ電流を流し、そのドライブ電流によつて第２及
び第３の抵抗に発生する電圧降下に応じ、第１又
は第２の分流回路からドライブ電流の一部を第１
又は第２のトランジスタの動作電流に合流させる
ことにより、第１及び第２のトランジスタの飽和
状態を緩慢に制御している。
実施例
以下、この発明の実施例を図面を参照して詳細
に説明する。
に説明する。
第１図はこの発明の増幅器の実施例を示してい
る。
る。
第１図において、この増幅器の入力部には、前
置増幅器としてトランジスタ２，４および定電流
源６からなる差動増幅器が設置され、トランジス
タ２のベースと接地側ラインとの間には、増幅す
べき入力信号VINを加える入力端子８，１０が形
成されている。接地側ラインと正側ラインに設け
られた電源端子１２との間には、駆動電源から電
圧Vccが印加され、バイアス回路として抵抗１
４，１６からなる分圧回路が設置されている。抵
抗１４，１６で分圧されて形成された一定のバイ
アス電圧は、抵抗１８を介してトランジスタ２の
ベースに加えられている。
置増幅器としてトランジスタ２，４および定電流
源６からなる差動増幅器が設置され、トランジス
タ２のベースと接地側ラインとの間には、増幅す
べき入力信号VINを加える入力端子８，１０が形
成されている。接地側ラインと正側ラインに設け
られた電源端子１２との間には、駆動電源から電
圧Vccが印加され、バイアス回路として抵抗１
４，１６からなる分圧回路が設置されている。抵
抗１４，１６で分圧されて形成された一定のバイ
アス電圧は、抵抗１８を介してトランジスタ２の
ベースに加えられている。
また、トランジスタ４のベースに形成された帰
還端子２０には、抵抗２２およびコンデンサ２４
が接続されている。トランジスタ４のベースと増
幅器の出力点との間には抵抗２６が接続され、帰
還端子２０に接続された抵抗２２およびコンデン
サ２４と抵抗２６とによつて帰還回路が構成され
ている。
還端子２０には、抵抗２２およびコンデンサ２４
が接続されている。トランジスタ４のベースと増
幅器の出力点との間には抵抗２６が接続され、帰
還端子２０に接続された抵抗２２およびコンデン
サ２４と抵抗２６とによつて帰還回路が構成され
ている。
この差動増幅器の出力は、トランジスタ４のコ
レクタ側から取り出され、トランジスタ２８、３
０からなる電流ミラー回路が、その出力を取り出
すために設置されている。トランジスタ３０のコ
レクタと接地側ラインとの間には、抵抗３２が接
続されているとともに、トランジスタ３４のベー
ス・エミツタ間か接続されている。
レクタ側から取り出され、トランジスタ２８、３
０からなる電流ミラー回路が、その出力を取り出
すために設置されている。トランジスタ３０のコ
レクタと接地側ラインとの間には、抵抗３２が接
続されているとともに、トランジスタ３４のベー
ス・エミツタ間か接続されている。
トランジスタ３４のコレクタと正側ラインとの
間には、第１の抵抗３６、定電流源３８、ダイオ
ード４０，４２および抵抗４４が接続されてい
る。第３のトランジスタとしてトランジスタ４６
は、第１のトランジスタである出力トランジスタ
４８のドライブ回路を構成し、第４のトランジス
タとしてのトランジスタ５０，５２、定電流源５
４およびダイオード５６は、第２のトランジスタ
としての出力トランジスタ５８のドライブ回路を
構成している。
間には、第１の抵抗３６、定電流源３８、ダイオ
ード４０，４２および抵抗４４が接続されてい
る。第３のトランジスタとしてトランジスタ４６
は、第１のトランジスタである出力トランジスタ
４８のドライブ回路を構成し、第４のトランジス
タとしてのトランジスタ５０，５２、定電流源５
４およびダイオード５６は、第２のトランジスタ
としての出力トランジスタ５８のドライブ回路を
構成している。
トランジスタ４６のエミツタとトランジスタ４
８のベースとの間には第１の抵抗６０が挿入さ
れ、トランジスタ４６のエミツタとトランジスタ
４８のコレクタとの間には、トランジスタ４８の
ベースにトランジスタ４６から与えられるドライ
ブ電流の一部をトランジスタ４８のコレクタ側に
分流させ、トランジスタ４８の動作電流の一部と
して加える第１の分流回路６２が設置されてい
る。
８のベースとの間には第１の抵抗６０が挿入さ
れ、トランジスタ４６のエミツタとトランジスタ
４８のコレクタとの間には、トランジスタ４８の
ベースにトランジスタ４６から与えられるドライ
ブ電流の一部をトランジスタ４８のコレクタ側に
分流させ、トランジスタ４８の動作電流の一部と
して加える第１の分流回路６２が設置されてい
る。
また、出力トランジスタ５８のベースとトラン
ジスタ５２のエミツタとの間にも抵抗６４が接続
され、トランジスタ５２のエミツタとトランジス
タ５８のコレクタとの間には、トランジスタ５２
から加えられるドライブ電流の一部をトランジス
タ５８のコレクタ側の動作電流に加える第２の分
流回路６６が設置されている。
ジスタ５２のエミツタとの間にも抵抗６４が接続
され、トランジスタ５２のエミツタとトランジス
タ５８のコレクタとの間には、トランジスタ５２
から加えられるドライブ電流の一部をトランジス
タ５８のコレクタ側の動作電流に加える第２の分
流回路６６が設置されている。
すなわち、抵抗６０および分流回路６２はトラ
ンジスタ４８のクリツプ動作を緩慢にするソフト
クリツプ回路を構成し、第２の抵抗６４および分
流回路６６は、トランジスタ５８のクリツプ動作
を緩慢にするソフトクリツプ回路を構成してい
る。
ンジスタ４８のクリツプ動作を緩慢にするソフト
クリツプ回路を構成し、第２の抵抗６４および分
流回路６６は、トランジスタ５８のクリツプ動作
を緩慢にするソフトクリツプ回路を構成してい
る。
そして、出力トランジスタ４８，５８は、正側
ラインと接地側ラインとの間に直列に接続されて
おり、出力トランジスタ５８のコレクタ・エミツ
タ間には、出力端子６７，６８が形成され、コン
デンサ６９を介して負荷としてスピーカ７０が接
続されている。また、抵抗３６と定電流源３８，
５４との接続点に形成されたブートストラツプ端
子７２と出力端子６７との間には、ブートストラ
ツプ用コンデンサ７４が接続されている。
ラインと接地側ラインとの間に直列に接続されて
おり、出力トランジスタ５８のコレクタ・エミツ
タ間には、出力端子６７，６８が形成され、コン
デンサ６９を介して負荷としてスピーカ７０が接
続されている。また、抵抗３６と定電流源３８，
５４との接続点に形成されたブートストラツプ端
子７２と出力端子６７との間には、ブートストラ
ツプ用コンデンサ７４が接続されている。
以上の構成において、その動作を第２図を参照
して説明する。
して説明する。
入力端子８，１０に加えられた入力信号VIN
は、トランジスタ２，４および定電流源６からな
る差動増幅器で増幅され、その差動出力がトラン
ジスタ４からトランジスタ２８，３０を介してト
ランジスタ３４に加えられる。
は、トランジスタ２，４および定電流源６からな
る差動増幅器で増幅され、その差動出力がトラン
ジスタ４からトランジスタ２８，３０を介してト
ランジスタ３４に加えられる。
トランジスタ３４のベース電流は、その増幅出
力に応じて増減し、トランジスタ４６とトランジ
スタ５０，５２とは、入力信号の極性に応じて動
作が切り換えられ、交互に電流が流れる。トラン
ジスタ４８，５８の信号の正負側の振幅に応じて
交互にスイツチングする。トランジスタ２，４の
直流ベース電位は、電源電圧Vccの1/2に設定さ
れているので、差動出力信号の中点レベルは
Vcc／２となる。
力に応じて増減し、トランジスタ４６とトランジ
スタ５０，５２とは、入力信号の極性に応じて動
作が切り換えられ、交互に電流が流れる。トラン
ジスタ４８，５８の信号の正負側の振幅に応じて
交互にスイツチングする。トランジスタ２，４の
直流ベース電位は、電源電圧Vccの1/2に設定さ
れているので、差動出力信号の中点レベルは
Vcc／２となる。
トランジスタ４６からトランジスタ４８のベー
スに流れるドライブ電流が大きくなると、トラン
ジスタ４８は飽和状態になり、また、トランジス
タ５２からトランジスタ５８のベースに流れるド
ライブ電流が大きくなるとトランジスタ５８も飽
和状態となり、第２図のＡに破線で示すように、
信号波形の一部がクリツプするクリツプ動作とな
る。
スに流れるドライブ電流が大きくなると、トラン
ジスタ４８は飽和状態になり、また、トランジス
タ５２からトランジスタ５８のベースに流れるド
ライブ電流が大きくなるとトランジスタ５８も飽
和状態となり、第２図のＡに破線で示すように、
信号波形の一部がクリツプするクリツプ動作とな
る。
この回路では、トランジスタ４６のエミツタか
らトランジスタ４８のベースに流れ込むドライブ
電流が大きくなると、抵抗６０に発生する電圧降
下が大きくなり、トラジスタ４８が飽和する状態
では、トランジスタ４６のエミツタ電位がトラン
ジスタ４８のコレクタ電位より高くなる。同様
に、トランジスタ５２からトランジスタ５８のベ
ースに流れ込むドライブ電流が大きくなつた場合
にも、抵抗６４の電圧降下によつてトランジスタ
５２のエミツタ電位がトランジスタ５８のコレク
タ電位より高くなる。
らトランジスタ４８のベースに流れ込むドライブ
電流が大きくなると、抵抗６０に発生する電圧降
下が大きくなり、トラジスタ４８が飽和する状態
では、トランジスタ４６のエミツタ電位がトラン
ジスタ４８のコレクタ電位より高くなる。同様
に、トランジスタ５２からトランジスタ５８のベ
ースに流れ込むドライブ電流が大きくなつた場合
にも、抵抗６４の電圧降下によつてトランジスタ
５２のエミツタ電位がトランジスタ５８のコレク
タ電位より高くなる。
このため、トランジスタ４６から流れるドライ
ブ電流の一部が分流回路６２を介してトランジス
タ４８のコレクタ側に流れ、トランジスタ４８に
その動作電流の一部に成つて流れる。同様に、ト
ランジスタ５２のエミツタからドライブ電流の一
部が分流回路６６を介してトランジスタ５８のコ
レクタ側に流れ、トランジスタ５８にその動作電
流の一部に成つて流れる。
ブ電流の一部が分流回路６２を介してトランジス
タ４８のコレクタ側に流れ、トランジスタ４８に
その動作電流の一部に成つて流れる。同様に、ト
ランジスタ５２のエミツタからドライブ電流の一
部が分流回路６６を介してトランジスタ５８のコ
レクタ側に流れ、トランジスタ５８にその動作電
流の一部に成つて流れる。
このようにドライブ電流の一部が、分流回路６
２，６６を介してトランジスタ４８，５８の動作
電流に加わつた場合、各トランジスタ４８，５８
のクリツプ動作が緩慢になり、出力端子６７，６
８からスピーカ７０に加えられる出力電圧波形
は、第２図のＢに示すように、クリツプ部の角部
分が取れたものとなり、ソフトクリツプ化が図ら
れる。
２，６６を介してトランジスタ４８，５８の動作
電流に加わつた場合、各トランジスタ４８，５８
のクリツプ動作が緩慢になり、出力端子６７，６
８からスピーカ７０に加えられる出力電圧波形
は、第２図のＢに示すように、クリツプ部の角部
分が取れたものとなり、ソフトクリツプ化が図ら
れる。
ここで、トランジスタ４６，４８，５０のベー
ス・エミツタ間電圧VBE46、VBE48、VBE50、定流
源３８に流れる定電流をI38、ダイオード４０，
４２，５６の順方向降下電圧VF40、VF42、VF56、
抵抗４４，６０の抵抗値をR44、R60、トランジ
スタ４８のベースに流れる電流をIB48とすると、
出力端子６７に現れる出力電圧VOは、 VO＝VBE48＋IB48・R60＋VBE46 −VF40−VF42−I38・R44 ＝VBE50−VF56 となる。
ス・エミツタ間電圧VBE46、VBE48、VBE50、定流
源３８に流れる定電流をI38、ダイオード４０，
４２，５６の順方向降下電圧VF40、VF42、VF56、
抵抗４４，６０の抵抗値をR44、R60、トランジ
スタ４８のベースに流れる電流をIB48とすると、
出力端子６７に現れる出力電圧VOは、 VO＝VBE48＋IB48・R60＋VBE46 −VF40−VF42−I38・R44 ＝VBE50−VF56 となる。
第３図ないし第７図は分流回路６２，６６の具
体的な回路構成例を示し、第１図に示す実施例と
同一部分には、同一符号を付してある。
体的な回路構成例を示し、第１図に示す実施例と
同一部分には、同一符号を付してある。
第３図に示す分流回路６２，６６は、トランジ
スタ７６を用いたものである。この回路では、ト
ランジスタ７６のベースに形成された制御入力端
子７８に加える制御入力VCに応じて分流電流を
加減できる。なお、IDはドライブ電流、Idはその
分流電流、Ibはトランジスタ４８，５８のベース
に流れる電流を示す。
スタ７６を用いたものである。この回路では、ト
ランジスタ７６のベースに形成された制御入力端
子７８に加える制御入力VCに応じて分流電流を
加減できる。なお、IDはドライブ電流、Idはその
分流電流、Ibはトランジスタ４８，５８のベース
に流れる電流を示す。
第４図に示す分流回路６２，６６は、ダイオー
ド接続されたトランジスタ８０を用いたものであ
る。このようにダイオードを用いた場合、外部か
らの制御が不要であり、その順方向降下電圧VF
をスレシユホールドレベルとしてソフトクリツプ
を開始することができるとともに、その対数圧縮
が実現できる。
ド接続されたトランジスタ８０を用いたものであ
る。このようにダイオードを用いた場合、外部か
らの制御が不要であり、その順方向降下電圧VF
をスレシユホールドレベルとしてソフトクリツプ
を開始することができるとともに、その対数圧縮
が実現できる。
第５図に示す分流回路６２，６６は、抵抗８２
のみで構成したものである。この回路では、抵抗
８２の限流効果が得られる。
のみで構成したものである。この回路では、抵抗
８２の限流効果が得られる。
第６図に示す分流回路６２，６６は、ダイオー
ド８４および抵抗８６を用いたものであり、第４
図および第５図に示した分流回路６２，６６の両
者の特性を利用することができる。
ド８４および抵抗８６を用いたものであり、第４
図および第５図に示した分流回路６２，６６の両
者の特性を利用することができる。
第７図に示す分流回路６２，６６は、コンデン
サ８８および抵抗９０を用いたものである。この
ようなコンデンサ８８を含む回路では、フイルタ
特性が付与され、周波数特性を改善することがで
きる。
サ８８および抵抗９０を用いたものである。この
ようなコンデンサ８８を含む回路では、フイルタ
特性が付与され、周波数特性を改善することがで
きる。
第８図は第４図ないし第６図に示す分流回路６
２，６６のソフトクリツプ化の特性を示し、Ａは
第４図に示すトランジスタ８０からなるダイオー
ドのみで構成される場合、B1、B2は第５図に示
す抵抗８２のみで構成される場合、Ｃは第６図に
示すダイオード８４および抵抗８６による場合を
それぞれ示し、VFはダイオードの順方向降下電
圧を示す。
２，６６のソフトクリツプ化の特性を示し、Ａは
第４図に示すトランジスタ８０からなるダイオー
ドのみで構成される場合、B1、B2は第５図に示
す抵抗８２のみで構成される場合、Ｃは第６図に
示すダイオード８４および抵抗８６による場合を
それぞれ示し、VFはダイオードの順方向降下電
圧を示す。
すなわち、特性Ａでは、順方向降下電圧VFを
越える点からソフトクリツプ化が開始され、対数
圧縮が実現され、特性B1、B2では抵抗８２の限
流作用のみのため、抵抗６０，６４の電圧降下と
の関係から直線的なソフトクリツプ化が得られ、
抵抗８２の抵抗値に応じて特性B1、B2などの傾
きを変えることができる。また、特性Ｃでは、両
特性を合成した形となり、理想的なソフトクリツ
プ化が実現される。特性B1、B2、Ｃでは、抵抗
６０，６４が大きくなれば、ソフトクリツプ化の
程度が進むが、トランジスタ４８，５８のドライ
ブ能力的には不足がちになる場合もあるので、実
験により最適点を見つける。
越える点からソフトクリツプ化が開始され、対数
圧縮が実現され、特性B1、B2では抵抗８２の限
流作用のみのため、抵抗６０，６４の電圧降下と
の関係から直線的なソフトクリツプ化が得られ、
抵抗８２の抵抗値に応じて特性B1、B2などの傾
きを変えることができる。また、特性Ｃでは、両
特性を合成した形となり、理想的なソフトクリツ
プ化が実現される。特性B1、B2、Ｃでは、抵抗
６０，６４が大きくなれば、ソフトクリツプ化の
程度が進むが、トランジスタ４８，５８のドライ
ブ能力的には不足がちになる場合もあるので、実
験により最適点を見つける。
また、第９図は第７図に示す分流回路６２、６
６のソフトクリツプ化に特性を示す。第７図に示
す分流回路６２，６６では、コンデンサ８８およ
び抵抗９０で微分回路が構成されるため、微分効
果が得られる。すなわち、第３図ないし第６図に
示す分流回路６２，６６では波形の前縁および後
縁の角が緩慢になるのに対し、第９図に示すよう
に、波形の前縁の角部Ｄのみが緩慢になる。
６のソフトクリツプ化に特性を示す。第７図に示
す分流回路６２，６６では、コンデンサ８８およ
び抵抗９０で微分回路が構成されるため、微分効
果が得られる。すなわち、第３図ないし第６図に
示す分流回路６２，６６では波形の前縁および後
縁の角が緩慢になるのに対し、第９図に示すよう
に、波形の前縁の角部Ｄのみが緩慢になる。
発明の効果
以上説明したように、この発明によれば、出力
を犠牲にすることなく理想的なソフトクリツプ化
が実現でき、クリツプの発生に伴う音質の低下を
抑えて音声を良好にすることができるとともに、
高調波成分の発生を抑えることができ、さらに素
子の電流増幅率の影響によるクリツプの不均一性
をも是正することができる。
を犠牲にすることなく理想的なソフトクリツプ化
が実現でき、クリツプの発生に伴う音質の低下を
抑えて音声を良好にすることができるとともに、
高調波成分の発生を抑えることができ、さらに素
子の電流増幅率の影響によるクリツプの不均一性
をも是正することができる。
第１図はこの発明の増幅器の実施例を示す回路
図、第２図はその動作波形を示す説明図、第３図
ないし第７図は分流回路の具体的な回路構成例を
示す回路図、第８図はその動作特性を示す説明
図、第９図は第７図に示す分流回路の動作波形を
示す説明図である。 ２，４……トランジスタ（前置増幅器）、６…
…定電流源（前置増幅器）、４６……第３のトラ
ンジスタ、４８……出力トランジスタ（第１のト
ランジスタ）、５０，５２……第４のトランジス
タ、５８……出力トランジスタ（第２のトランジ
スタ）、６０……第１の抵抗、６２……第１の分
流回路、６４……第２の抵抗、６６……第２の分
流回路、７４……コンデンサ、７６……トランジ
スタ、８０……トランジスタ（ダイオード）、８
２……抵抗。
図、第２図はその動作波形を示す説明図、第３図
ないし第７図は分流回路の具体的な回路構成例を
示す回路図、第８図はその動作特性を示す説明
図、第９図は第７図に示す分流回路の動作波形を
示す説明図である。 ２，４……トランジスタ（前置増幅器）、６…
…定電流源（前置増幅器）、４６……第３のトラ
ンジスタ、４８……出力トランジスタ（第１のト
ランジスタ）、５０，５２……第４のトランジス
タ、５８……出力トランジスタ（第２のトランジ
スタ）、６０……第１の抵抗、６２……第１の分
流回路、６４……第２の抵抗、６６……第２の分
流回路、７４……コンデンサ、７６……トランジ
スタ、８０……トランジスタ（ダイオード）、８
２……抵抗。
Claims (1)
- 【特許請求の範囲】 １ 入力信号を受けて増幅する前置増幅器が設置
され、この前置増幅器から前記入力信号の正側及
び負側振幅に応じたドライブ電流を受け、前記入
力信号の正側振幅で導通状態となる第１のトラン
ジスタと前記入力信号の負側振幅で導通状態とな
る第２のトランジスタとを直列に接続し、これら
第１及び第２のトランジスタの中間接続点と電源
側との間にブートストラツプ回路を有して増幅出
力を取り出す増幅器であつて、 前記前置増幅器の出力を受けて前記第１のトラ
ンジスタのベースに対するドライブ電流を発生す
る第３のトランジスタと、 この第３のトランジスタと前記第１のトランジ
スタのベースとの間に設置されて前記ドライブ電
流を前記第１のトランジスタのベースに流す第１
の抵抗と、 前記第３のトランジスタで発生させた前記ドラ
イブ電流を前記第１の抵抗に対して側路を成して
前記第１のトランジスタのコレクタ側に分流させ
る第１の分流回路と、 前記前置増幅器の出力を受けて前記第２のトラ
ンジスタのベースに対するドライブ電流を発生す
る第４のトランジスタと、 この第４のトランジスタと前記第２のトランジ
スタのベースとの間に設置されて前記ドライブ電
流を前記第２のトランジスタのベースに流す第２
の抵抗と、 前記第４のトランジスタで発生させた前記ドラ
イブ電流を前記第２の抵抗に対して側路を成して
前記第２のトランジスタのコレクタ側に分流させ
る第２の分流回路と、 を備えたことを特徴とする増幅器。 ２ 前記第１及び第２の分流回路は、トランジス
タで構成したことを特徴とする特許請求の範囲第
１項に記載の増幅器。 ３ 前記第１及び第２の分流回路は、ダイオード
を含んで構成したことを特徴とする特許請求の範
囲第１項に記載の増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23439384A JPS61113305A (ja) | 1984-11-07 | 1984-11-07 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23439384A JPS61113305A (ja) | 1984-11-07 | 1984-11-07 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61113305A JPS61113305A (ja) | 1986-05-31 |
| JPH0439921B2 true JPH0439921B2 (ja) | 1992-07-01 |
Family
ID=16970291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23439384A Granted JPS61113305A (ja) | 1984-11-07 | 1984-11-07 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61113305A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365312U (ja) * | 1986-10-17 | 1988-04-30 | ||
| JP4722384B2 (ja) * | 2003-08-06 | 2011-07-13 | 三菱電機株式会社 | 多段高出力増幅器 |
| JP5821431B2 (ja) * | 2011-09-02 | 2015-11-24 | 株式会社Ｊｖｃケンウッド | 音声信号加工装置、音声信号加工方法及びプログラム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141131A (en) * | 1981-02-26 | 1982-09-01 | Toshiba Corp | Logical circuit |
-
1984
- 1984-11-07 JP JP23439384A patent/JPS61113305A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61113305A (ja) | 1986-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0473166B1 (en) | Amplifying circuit | |
| JP4295109B2 (ja) | 電力増幅器モジュール | |
| JPH0452649B2 (ja) | ||
| JPH0439921B2 (ja) | ||
| US4510459A (en) | Wideband record amplifier | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JP2000022451A (ja) | 信号処理回路装置 | |
| JPH0787314B2 (ja) | 増幅器 | |
| JPS6051806B2 (ja) | 可聴周波増幅器 | |
| US4318050A (en) | AM Detecting circuit | |
| JPS631768B2 (ja) | ||
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JPS6325765Y2 (ja) | ||
| JPH0535606B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0527282B2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JPH057886B2 (ja) | ||
| JPS6223133Y2 (ja) | ||
| JPS6123851Y2 (ja) | ||
| JPH04343506A (ja) | 増幅回路 | |
| JPH01126566A (ja) | 電界検出回路 | |
| JPH0113645B2 (ja) | ||
| JPH0426245B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |