JPH0440106A - 利得平坦化回路 - Google Patents
利得平坦化回路Info
- Publication number
- JPH0440106A JPH0440106A JP14893290A JP14893290A JPH0440106A JP H0440106 A JPH0440106 A JP H0440106A JP 14893290 A JP14893290 A JP 14893290A JP 14893290 A JP14893290 A JP 14893290A JP H0440106 A JPH0440106 A JP H0440106A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gain flattening
- field effect
- effect transistor
- negative feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は高周波回路間に接続され、高周波信号の利得
を平坦化する利得平坦化回路に関する。
を平坦化する利得平坦化回路に関する。
［従来の技術］
衛星通信装置、テレビジョンチューナなどに用いられる
各種電波受信機では、信号強度の周波数依存性を低減し
、安定した受信状態を確保するために、利得平坦化回路
が内蔵される。一般に信号の増幅に用いられるトランジ
スタやＦＥＴなどの能動の素子では高い周波数領域（以
下高域と称する）で信号が減衰するため、高域通過型の
利得平坦化回路が必要となる場合が多い。この利得平坦
化回路は、例えば混合回路と中間周波増幅回路との間や
、入力回路と高周波増幅回路との間に挿入される。
各種電波受信機では、信号強度の周波数依存性を低減し
、安定した受信状態を確保するために、利得平坦化回路
が内蔵される。一般に信号の増幅に用いられるトランジ
スタやＦＥＴなどの能動の素子では高い周波数領域（以
下高域と称する）で信号が減衰するため、高域通過型の
利得平坦化回路が必要となる場合が多い。この利得平坦
化回路は、例えば混合回路と中間周波増幅回路との間や
、入力回路と高周波増幅回路との間に挿入される。
上記利得平坦化回路としては、たとえば第５図に示され
るような高域通過フィルタを用いることができる。同図
において、Ｃ１，Ｃ２，Ｃ３はキャパシタ、ＬＬ、Ｌ２
はインダクタである。この高域フィルタにおいて、所望
の帯域内での利得平坦化は、Ｃ１，Ｃ２，Ｃ３，ＬＬ、
Ｌ２の値を調整することによって行なわれる。この調整
により、高域通過フィルタの除去帯域と通過帯域の遷移
領域での挿入損失の周波数特性は、高域における利得低
減と相殺され、平坦化される。すなわち、低域における
利得を抑制し、高域における利得を抑制しないようにＣ
１，Ｃ２，Ｃ３，ＬＬ、Ｌ２の値を調整するのである。
るような高域通過フィルタを用いることができる。同図
において、Ｃ１，Ｃ２，Ｃ３はキャパシタ、ＬＬ、Ｌ２
はインダクタである。この高域フィルタにおいて、所望
の帯域内での利得平坦化は、Ｃ１，Ｃ２，Ｃ３，ＬＬ、
Ｌ２の値を調整することによって行なわれる。この調整
により、高域通過フィルタの除去帯域と通過帯域の遷移
領域での挿入損失の周波数特性は、高域における利得低
減と相殺され、平坦化される。すなわち、低域における
利得を抑制し、高域における利得を抑制しないようにＣ
１，Ｃ２，Ｃ３，ＬＬ、Ｌ２の値を調整するのである。
その際、利得平坦化がスムーズに行なわれるためには、
Ｃ１，Ｃ２，Ｃ３，ＬＬ、Ｌ２の変動によって、この利
得平坦化回路の入出力インピーダンスが変化しないこと
が望ましい。なぜならこれらの受動素子のキャパシタや
インダクタンスの変動によって入出力インピーダンスが
変化すると、この利得平坦化回路の前後に接続される回
路とのインピーダンスが変化するため、反射損失も変動
してしまうことになり、単に利得平坦化回路の伝達特性
を調整するだけでは所望の利得平坦特性を達成できなく
なるからである。
Ｃ１，Ｃ２，Ｃ３，ＬＬ、Ｌ２の変動によって、この利
得平坦化回路の入出力インピーダンスが変化しないこと
が望ましい。なぜならこれらの受動素子のキャパシタや
インダクタンスの変動によって入出力インピーダンスが
変化すると、この利得平坦化回路の前後に接続される回
路とのインピーダンスが変化するため、反射損失も変動
してしまうことになり、単に利得平坦化回路の伝達特性
を調整するだけでは所望の利得平坦特性を達成できなく
なるからである。
［発明が解決しようとする課題］
しかしながら、上記従来例のような受動素子を用いた利
得平坦化回路では、挿入損失は多かれ少なかれ反射損失
に起因している。また、受動素子のみで回路を構成する
場合には、挿入損失はすべて反射損失である。すなわち
、Ｃ１，Ｃ２，Ｃ３゜ＬＬ、Ｌ２を変化させると、利得
平坦化回路の入出力インピーダンスも変化してしまうこ
とになる。
得平坦化回路では、挿入損失は多かれ少なかれ反射損失
に起因している。また、受動素子のみで回路を構成する
場合には、挿入損失はすべて反射損失である。すなわち
、Ｃ１，Ｃ２，Ｃ３゜ＬＬ、Ｌ２を変化させると、利得
平坦化回路の入出力インピーダンスも変化してしまうこ
とになる。
したがって、所望の利得平坦特性を得るためには、利得
平坦化回路の伝達特性だけではなく、利得平坦化回路の
前後に接続される回路との間に生じる反射損失までも考
慮しなければならず、調整が繁雑で困難なものになると
いう問題が生ずる。
平坦化回路の伝達特性だけではなく、利得平坦化回路の
前後に接続される回路との間に生じる反射損失までも考
慮しなければならず、調整が繁雑で困難なものになると
いう問題が生ずる。
本発明は上記問題点に鑑みてなされたものであり、利得
平坦化調整における回路調整に要する労力を大幅に軽減
することのできる利得平坦化回路を提供することを目的
とする。
平坦化調整における回路調整に要する労力を大幅に軽減
することのできる利得平坦化回路を提供することを目的
とする。
［課題を解決するための手段］
上記目的を達成するための本発明にかかる利得平坦化回
路は、 ドレインと、ソースと、少なくとも１つのゲートとを有
する電界効果トランジスタと、上記電界効果トランジス
タの少なくとも１つのゲートに接続された入力端子と、 上記電界効果トランジスタのドレインに接続された出力
端子と、 上記入力端子と出力端子との間に接続された並列負帰還
回路と、 上記電界効果トランジスタのソースと接地電源との間に
接続されたキャパシタを有する直列負帰還回路と、 を含むことを特徴とする。
路は、 ドレインと、ソースと、少なくとも１つのゲートとを有
する電界効果トランジスタと、上記電界効果トランジス
タの少なくとも１つのゲートに接続された入力端子と、 上記電界効果トランジスタのドレインに接続された出力
端子と、 上記入力端子と出力端子との間に接続された並列負帰還
回路と、 上記電界効果トランジスタのソースと接地電源との間に
接続されたキャパシタを有する直列負帰還回路と、 を含むことを特徴とする。
［作用］
上記構成の本発明は、入力端子からの信号の周波数が高
くなり、電界効果トランジスタの出力が小さくなると、
出力端子から並列負帰還回路を通して入力端子に与えら
れる帰還容量が小さくなり、出力の低減が抑制される。
くなり、電界効果トランジスタの出力が小さくなると、
出力端子から並列負帰還回路を通して入力端子に与えら
れる帰還容量が小さくなり、出力の低減が抑制される。
これにより利得平坦化が達成される。また、周波数が高
くなるほど直列負帰還回路のキャパシタのインピーダン
スが小さくなり、直列不帰還量は小さくなるため、高域
における挿入損失を低減する。さらに、本利得平坦化回
路の入出力インピーダンスは、電界効果トランジスタの
ゲート・ソース間容量でほぼ決定され、出力インピーダ
ンスは、電界効果トランジスタを飽和領域で動作する限
りにおいては、電界効果トランジスタのドレインコンダ
クタンスでほぼ決定されるため、直列不帰還回路のイン
ピーダンス変化にはほとんど影響されない。したがって
、利得平坦化回路の通過特性調整時における入出力イン
ピーダンスの変動を考慮する必要がなくなる。
くなるほど直列負帰還回路のキャパシタのインピーダン
スが小さくなり、直列不帰還量は小さくなるため、高域
における挿入損失を低減する。さらに、本利得平坦化回
路の入出力インピーダンスは、電界効果トランジスタの
ゲート・ソース間容量でほぼ決定され、出力インピーダ
ンスは、電界効果トランジスタを飽和領域で動作する限
りにおいては、電界効果トランジスタのドレインコンダ
クタンスでほぼ決定されるため、直列不帰還回路のイン
ピーダンス変化にはほとんど影響されない。したがって
、利得平坦化回路の通過特性調整時における入出力イン
ピーダンスの変動を考慮する必要がなくなる。
［実施例］
以下、本発明に係る利得平坦化回路を添付図面を参照し
て説明する。
て説明する。
第１図は本発明の一実施例を示す回路図である。
同図において、利得平坦化回路は、入力端子１と出力端
子２と、入力端子１にゲート４が接続され、出力端子２
にドレイン５が接続され電界効果トランジスタ３と、入
力端子１と出力端子２との間に並列に接続された並列負
帰還回路７と、上記電界効果トランジスタ３のソース６
と接地電源ＧＮＤとの間に接続された直列負帰還回路８
とを含む。
子２と、入力端子１にゲート４が接続され、出力端子２
にドレイン５が接続され電界効果トランジスタ３と、入
力端子１と出力端子２との間に並列に接続された並列負
帰還回路７と、上記電界効果トランジスタ３のソース６
と接地電源ＧＮＤとの間に接続された直列負帰還回路８
とを含む。
なお、ｖ。、）は直流電源であり、コイルＬを介して電
界効果トランジスタ３のドレイン５に接続される。上記
並列負帰還回路７は、並列帰還量を調整するための抵抗
Ｒｐと、直流分を阻止するためのキャパシタＣｐとが直
列接続された回路である。
界効果トランジスタ３のドレイン５に接続される。上記
並列負帰還回路７は、並列帰還量を調整するための抵抗
Ｒｐと、直流分を阻止するためのキャパシタＣｐとが直
列接続された回路である。
上記直列負帰還回路８は、直流バイアスを調整するため
の抵抗Ｒｓと直列帰還量を調整するためのキャパシタＣ
ｓとが並列接続された回路である。
の抵抗Ｒｓと直列帰還量を調整するためのキャパシタＣ
ｓとが並列接続された回路である。
次に、上記第１図の利得平坦化回路の周波数特性を説明
する。
する。
上記構成の利得平坦化回路における伝達特性の周波数依
存性は、並列負帰還回路７、直列負帰還回路８、および
電界効果トランジスタ３自身の周波数特性によって決定
される。
存性は、並列負帰還回路７、直列負帰還回路８、および
電界効果トランジスタ３自身の周波数特性によって決定
される。
上記並列負帰還回路７は電界効果トランジスタ３の高域
における利得の低減傾向を抑圧する。すなわち、周波数
が低い場合には、電界効果トランジスタ３の増幅率は変
動せず、ドレイン５から抵抗Ｒｐを通してゲート４に帰
る帰還量に基づいて利得が一定に制限される。しかし、
周波数が高くなると電界効果トランジスタ３の増幅率が
低下し、帰還量が小さくなり、高域での利得の低減傾向
が抑制される。
における利得の低減傾向を抑圧する。すなわち、周波数
が低い場合には、電界効果トランジスタ３の増幅率は変
動せず、ドレイン５から抵抗Ｒｐを通してゲート４に帰
る帰還量に基づいて利得が一定に制限される。しかし、
周波数が高くなると電界効果トランジスタ３の増幅率が
低下し、帰還量が小さくなり、高域での利得の低減傾向
が抑制される。
また周波数が高くなるほど直列負帰還回路７のキャパシ
タＣｓのインピーダンスは小さくなり、直列負帰還量が
小さくなる。したがって、利得平坦化回路の高域におけ
る挿入損失を低減させることができる。
タＣｓのインピーダンスは小さくなり、直列負帰還量が
小さくなる。したがって、利得平坦化回路の高域におけ
る挿入損失を低減させることができる。
以上のごとく、周波数が高くなり、電界効果トランジス
タ３の増幅率が低下する領域においては、並列負帰還回
路７の抵抗Ｒｐによる帰還量は小さくなり、利得を平坦
化し、直列負帰還回路８のキャパシタＣｓによる帰還量
が小さくなり、挿入損失による低減することができる。
タ３の増幅率が低下する領域においては、並列負帰還回
路７の抵抗Ｒｐによる帰還量は小さくなり、利得を平坦
化し、直列負帰還回路８のキャパシタＣｓによる帰還量
が小さくなり、挿入損失による低減することができる。
さらに、この利得平坦化回路の入出力インピーダンスの
変動を説明する。電界効果トランジスタの入力インピー
ダンスは、はぼゲート・ソース間容量で決まり、はぼ一
定であるので、利得平坦化回路の入力インピーダンスは
キャパシタＣｓのインピーダンス変化による影響を受け
ない。また、電界効果トランジスタ３の出力インピーダ
ンスはドレインコンダクタンスでほぼ決まってしまうの
で、利得平坦化回路の出力インピーダンスもほとんど変
動しない。すなわち、本利得平坦化回路の入出力インピ
ーダンスは、上記直列負帰還回路８のキャパシタＣｓの
容量の変化に影響されず、単に、抵抗Ｒｐ１キャパシタ
Ｃｓの調整による利得平坦化および通過特性の調整を行
なうのみで、本利得平坦化回路の前後に接続される回路
とのインビー２ンス整合度に関する調整を行なう必要が
なくなる。
変動を説明する。電界効果トランジスタの入力インピー
ダンスは、はぼゲート・ソース間容量で決まり、はぼ一
定であるので、利得平坦化回路の入力インピーダンスは
キャパシタＣｓのインピーダンス変化による影響を受け
ない。また、電界効果トランジスタ３の出力インピーダ
ンスはドレインコンダクタンスでほぼ決まってしまうの
で、利得平坦化回路の出力インピーダンスもほとんど変
動しない。すなわち、本利得平坦化回路の入出力インピ
ーダンスは、上記直列負帰還回路８のキャパシタＣｓの
容量の変化に影響されず、単に、抵抗Ｒｐ１キャパシタ
Ｃｓの調整による利得平坦化および通過特性の調整を行
なうのみで、本利得平坦化回路の前後に接続される回路
とのインビー２ンス整合度に関する調整を行なう必要が
なくなる。
第２図は上記実施例における利得平坦化回路の挿入損失
、および入出カリターンロスの測定結果を示す図である
。なお、ここで用いる電界効果トランジスタ３は第３図
の等価回路で示され、並列不帰還回路７、および直列不
帰還回路８の各回路素子の値は、 Ｒｐ＝１００Ω Ｃｐ＝１０００ｐＦ Ｒｓ＝３０Ω であり、Ｃｓは１．２．３．４．５ｐＦと変化させる。
、および入出カリターンロスの測定結果を示す図である
。なお、ここで用いる電界効果トランジスタ３は第３図
の等価回路で示され、並列不帰還回路７、および直列不
帰還回路８の各回路素子の値は、 Ｒｐ＝１００Ω Ｃｐ＝１０００ｐＦ Ｒｓ＝３０Ω であり、Ｃｓは１．２．３．４．５ｐＦと変化させる。
第２図の特性図に示されるように、第１図におけるキャ
パシタＣｓを大きくしていくと、挿入損失の高域通過型
の周波数勾配を連続的に可変できることがわかる。また
、入出カリターンロスは、Ｃ８と変化させてもほとんど
変化しておらず、この利得平坦化回路を使用することに
よって、前後の回路とのインピーダンス整合度に関する
調整を行なう必要がないことがわかる。
パシタＣｓを大きくしていくと、挿入損失の高域通過型
の周波数勾配を連続的に可変できることがわかる。また
、入出カリターンロスは、Ｃ８と変化させてもほとんど
変化しておらず、この利得平坦化回路を使用することに
よって、前後の回路とのインピーダンス整合度に関する
調整を行なう必要がないことがわかる。
第４図は、本発明の第２の実施例を示す回路図である。
同図を参照して、上記第１図実施例との相違は、出力端
子２にドレイン１１が接続され、ソースが電界効果トラ
ンジスタ３のドレイン５に接続され、ゲートがバイアス
端子１０に接続された電界効果トランジスタ９が設けら
れている点である。
子２にドレイン１１が接続され、ソースが電界効果トラ
ンジスタ３のドレイン５に接続され、ゲートがバイアス
端子１０に接続された電界効果トランジスタ９が設けら
れている点である。
この第２の実施例においても、並列負帰還回路７の抵抗
Ｒｐを低減して負帰還量を大きくしておけば、電界効果
トランジスタ３および９の有する周波数特性を抑圧でき
、キャパシタＣｓの調整によって、利得平坦化回路の入
出力インピーダンスを変化させることなく所望の利得平
坦化を行なうことができる。それに加え、この実施例に
おいては、電界効果トランジスタ９のゲートに印加する
バイアス電圧を変化させることによって利得の絶対値の
調整まで可能となるという利点を合せ持つことになる。
Ｒｐを低減して負帰還量を大きくしておけば、電界効果
トランジスタ３および９の有する周波数特性を抑圧でき
、キャパシタＣｓの調整によって、利得平坦化回路の入
出力インピーダンスを変化させることなく所望の利得平
坦化を行なうことができる。それに加え、この実施例に
おいては、電界効果トランジスタ９のゲートに印加する
バイアス電圧を変化させることによって利得の絶対値の
調整まで可能となるという利点を合せ持つことになる。
なお、第４図に示される実施例では、電界効果トランジ
スタが２個従属接続された形になっているが、いわゆる
デュアルゲート電界効果トランジスタで代用してもよい
。また、電界効果トランジスタ９は抵抗で置換えてもよ
い。さらに、第１および第２の実施例で用いられるキャ
パシタＣｓは固定容量素子の入れ替えによって調整して
もよいし、バラクタダイオードのような可変容量素子を
用いて容量を調整してもよい。
スタが２個従属接続された形になっているが、いわゆる
デュアルゲート電界効果トランジスタで代用してもよい
。また、電界効果トランジスタ９は抵抗で置換えてもよ
い。さらに、第１および第２の実施例で用いられるキャ
パシタＣｓは固定容量素子の入れ替えによって調整して
もよいし、バラクタダイオードのような可変容量素子を
用いて容量を調整してもよい。
［発明の効果］
以上のように本発明は、伝達特性の変更に伴う入出力イ
ンピーダンスの変動がほとんどないので、利得平坦化回
路の前後に接続される回路との反射損失は一定に保たれ
、並列負帰還回路と直列負帰還回路の帰還容量の調整を
行なうのみで、利得平坦化が実現できるため、回路調整
に要する労力が大幅に軽減できるという効果が得られる
。
ンピーダンスの変動がほとんどないので、利得平坦化回
路の前後に接続される回路との反射損失は一定に保たれ
、並列負帰還回路と直列負帰還回路の帰還容量の調整を
行なうのみで、利得平坦化が実現できるため、回路調整
に要する労力が大幅に軽減できるという効果が得られる
。
第１図は本発明の第１の実施例を示す回路図、第２図は
第１図の実施例の挿入損失、入出カリターンロスの周波
数特性を示す図、及び第３図は電界効果トランジスタ３
の等価回路、第４図は本発明の第２の実施例を示す回路
図、第５図は従来例を示す回路図である。 図において、１は入力端子、２は出力端子、３は電界効
果トランジスタ、４はゲート、５はドレイン、６はソー
ス、７は並列負帰還回路、８は直。 列置帰還回路、９は電界効果トランジスタ、１０はゲー
ト、１１はドレインである。
第１図の実施例の挿入損失、入出カリターンロスの周波
数特性を示す図、及び第３図は電界効果トランジスタ３
の等価回路、第４図は本発明の第２の実施例を示す回路
図、第５図は従来例を示す回路図である。 図において、１は入力端子、２は出力端子、３は電界効
果トランジスタ、４はゲート、５はドレイン、６はソー
ス、７は並列負帰還回路、８は直。 列置帰還回路、９は電界効果トランジスタ、１０はゲー
ト、１１はドレインである。
Claims (1)
- 【特許請求の範囲】 ドレインと、ソースと、少なくとも１つのゲートとを有
する電界効果トランジスタと、 上記電界効果トランジスタの少なくとも１つのゲートに
接続された入力端子と、 上記電界効果トランジスタのドレインに接続された出力
端子と、 上記入力端子と出力端子との間に接続された並列負帰還
回路と、 上記電界効果トランジスタのソースと接地電源との間に
接続されたキャパシタを有する直列負帰還回路と、 を含む利得平坦化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14893290A JPH0440106A (ja) | 1990-06-06 | 1990-06-06 | 利得平坦化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14893290A JPH0440106A (ja) | 1990-06-06 | 1990-06-06 | 利得平坦化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0440106A true JPH0440106A (ja) | 1992-02-10 |
Family
ID=15463886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14893290A Pending JPH0440106A (ja) | 1990-06-06 | 1990-06-06 | 利得平坦化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0440106A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996036107A1 (fr) * | 1995-05-10 | 1996-11-14 | International Business Machines Corporation | Amplificateur-tampon pour affichage a cristaux liquides |
| JP2009024644A (ja) * | 2007-07-20 | 2009-02-05 | Toyota Motor Corp | 内燃機関の動弁機構に適用される給油装置 |
-
1990
- 1990-06-06 JP JP14893290A patent/JPH0440106A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996036107A1 (fr) * | 1995-05-10 | 1996-11-14 | International Business Machines Corporation | Amplificateur-tampon pour affichage a cristaux liquides |
| JP2009024644A (ja) * | 2007-07-20 | 2009-02-05 | Toyota Motor Corp | 内燃機関の動弁機構に適用される給油装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563545A (en) | Low cost monolithic GaAs upconverter chip | |
| US4048598A (en) | Uhf tuning circuit utilizing a varactor diode | |
| US7323939B2 (en) | Low noise amplifier for wideband tunable matching | |
| US7816990B2 (en) | Variable gain amplification circuit | |
| JP3080723B2 (ja) | フィルタ回路及びフィルタ集積回路 | |
| KR19990007997A (ko) | 동조 가능한 인터스테이지 필터 | |
| US5202655A (en) | Microwave active filter circuit using pseudo gyrator | |
| US4661789A (en) | Microwave recursive filter | |
| JPH0541627A (ja) | 高周波減衰回路 | |
| KR0131603B1 (ko) | 대역통과 필터 회로 장치 | |
| CN112821907B (zh) | 输入阻抗匹配网络和射频前端模组 | |
| DE10241350A1 (de) | Rauscharme Verstärkerschaltung mit phasenangepaßter Schaltertopologie | |
| JPH0440106A (ja) | 利得平坦化回路 | |
| US5099155A (en) | Active element filter network | |
| JPH06125224A (ja) | 分布増幅器 | |
| CA2293924A1 (en) | Fet balun transformer | |
| USRE29844E (en) | Unit transistor amplifier with matched input and output impedances | |
| US5339458A (en) | Frequency converter unit for use in a high-frequency receiver | |
| JP3136867B2 (ja) | 可変同調バンドパスフィルタ | |
| US4531101A (en) | High-frequency amplifier with enhanced gain from use of the Miller effect capacitance | |
| US5241228A (en) | UHF transistor mixer circuit | |
| JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
| JPS5937889B2 (ja) | Ｐｉｎダイオ−ドを用いた可変アツテネ−タ回路 | |
| JPS5922416A (ja) | 高周波増幅回路 | |
| JPH0246011A (ja) | 高周波高出力混成集積回路 |