JPH0440116A - リニア分周方法 - Google Patents

リニア分周方法

Info

Publication number
JPH0440116A
JPH0440116A JP2147801A JP14780190A JPH0440116A JP H0440116 A JPH0440116 A JP H0440116A JP 2147801 A JP2147801 A JP 2147801A JP 14780190 A JP14780190 A JP 14780190A JP H0440116 A JPH0440116 A JP H0440116A
Authority
JP
Japan
Prior art keywords
frequency
data
division ratio
clock
frequency division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2147801A
Other languages
English (en)
Inventor
Noriaki Nino
仁野 則明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2147801A priority Critical patent/JPH0440116A/ja
Publication of JPH0440116A publication Critical patent/JPH0440116A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は周波数を直線的に分周する方法に関するもので
モータの速度制御などに利用される。
従来の技術 周波数を直線的に分周するものとしてはバイナリ−レー
トマルチプライヤ−(以下BRMという)がある。これ
は周波数を間引(ことにより分周するものである。3ビ
ットBRMの例を第3図に示す。この例であれば3ビツ
トの分周比で指定されたパルスの数を3ビツトのフルス
ケールつまり8個ごとに出力することになる分周比3ビ
ツトの値がOから7のときのパルスの間引く様子を第4
図に示す。出力パルスは原発振のパルスから不要なパル
スを除いたものとなり、各々のパルスは原発振をクロッ
クとみなしたときそれに同期したものとなっている。
第3図は3ビツトの例であるが分周比がもっと大きい場
合でも同じである。このとき、分周比は必ず2進数であ
ることが条件になっている。
実際のICは1個で6ビツトの分周比が設定できるもの
が一般的であり、6ビツト以上のものはこれをカスケー
ドに接続する。このIC利用によると分周比は6ビツト
、12ビツトというように6ビツトの倍数である。実際
の応用に当たっては必要な最高周波数を水晶発振子等で
作りこれを原理波数とし、必要な分周比を満足するビッ
ト数によりICの数を決定し、この分周比を2進数にて
マイクロコンピュータ等により決定することによリ、任
意の分局比の周波数を得る。
発明が解決しようとする課題 しかしながらこのようなりRMでは、第4図に示すよう
に原発振と同じ周波数を出力することができず、又分周
比も固定しており目的に応じて柔軟に設定できない等の
問題があった。さらに間引きのパターンはIC内部で決
まっておりきめ細かい周波数の設定が無理であった。
BRMは独立したICであるのでマイクロコンピュータ
で、応用するときインターフェース回路として少なくと
も数チップの部品を必要とする。
このようなハード回路は仕様の変更があるとき回路変更
を伴うのが一般的である。
本発明はこのような問題点に鑑みなされたもので、原発
振までの周波数設定が可能でかつソフトウェアで処理可
能な柔軟性の高いリニア分周の方法を提供するものであ
る。
課題を解決するための手段 本発明のリニア分周方法はクロック同期型シリアル通信
機能を利用するものであり、クロック周波数を原発振と
し間引きデータをメモリ上に記憶しておき、このデータ
をクロックに同期させて連続的に出力させることにより
実現するものである。
作用 この構成によって間引きデータをメモリ上に記憶するた
め、このデータをソフトウェアで変更することによりき
め細かい分局比の設定が可能になる。又、データをすべ
て1にすることによりクロック周波数と同じ周波数を出
力することができる。
実施例 本発明の実施例を第1図、第2図に示す。クロック同期
シリアル通信はパラレルデータをクロック周波数に同期
させて1ビツトずつ出力するものである。第1図におい
て1は出力するデータつまり間引きデータである。2は
シリアルデータ出力、3はクロック出力である。この図
において間引きデータを連続的に出力するようなプログ
ラムを作ってお(。このプログラムは、例えば割込み処
理等にて自動的に処理できるようにしておく。
このような構成にしておいて第2図に示すような分周比
に応じたデータを間引きデータとして与えることにより
任意の周波数の設定が可能になる。
従来の3ビットBRMではO/8から7/8までの分周
比の設定しかできないが本発明では0/8から8/8ま
でのフルレンジの指定ができる。
本実施例では3ビツトの分周比として説明したがもっと
多い分周比でも同じである。例えば、4ビツトの場合で
あれば16ビツトの間引きデータとなりメモリ上に2バ
イトのデータを用意すればよい。このデータを交互に出
力すれば4ビツトの分局が可能になる。同じように5ビ
ツトのとき4バイト、6ビツトのとき8バイト、7ビツ
トのとき16バイトとなり、これらのデータを連続的に
出力することにより任意の分局比の周波数が簡単に得ら
れる。
発明の効果 以上のように本発明はメモリ上に設けられた間引きデー
タをクロック同期シリアル通信に出力することにより任
意の分周された周波数を得るものであり、lチップマイ
クロコンピュータ等でソフトウェア処理にて簡単に実現
できるという特徴をもつ。又、分周比を決定する間引き
データはメモリ上にあるため、このデータを変更するこ
とによりきめ細かい分局制御が可能となる。さらに従来
は困難であった原発振と同じ周波数の設定が可能である
【図面の簡単な説明】
第1図は本発明の一実施例におけるデータ処理1・・・
・・・間引きデータ、2・・・・・・シリアル出力、3
・・・・・・クロック出力。 代理人の氏名 弁理士 粟野重孝 ほか1名第 図 第 図 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. クロック同期型シリアル出力機能を有するマイクロコン
    ピュータセットにおいて、クロック周波数を原発振とし
    、メモリ上に連続的に記憶されたデータを間引きデータ
    とし、このデータをクロックに同期させて連続的に出力
    することにより直線的に周波数を分周することを特徴と
    するリニア分周方法。
JP2147801A 1990-06-06 1990-06-06 リニア分周方法 Pending JPH0440116A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2147801A JPH0440116A (ja) 1990-06-06 1990-06-06 リニア分周方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2147801A JPH0440116A (ja) 1990-06-06 1990-06-06 リニア分周方法

Publications (1)

Publication Number Publication Date
JPH0440116A true JPH0440116A (ja) 1992-02-10

Family

ID=15438523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2147801A Pending JPH0440116A (ja) 1990-06-06 1990-06-06 リニア分周方法

Country Status (1)

Country Link
JP (1) JPH0440116A (ja)

Similar Documents

Publication Publication Date Title
US4845727A (en) Divider circuit
CA2131104A1 (en) Signal Processing Device Having PLL Circuits
US4241408A (en) High resolution fractional divider
US5249214A (en) Low skew CMOS clock divider
US4722070A (en) Multiple oscillation switching circuit
JPH0440116A (ja) リニア分周方法
US4763297A (en) Monolithic integrated digital circuit including an internal clock generator and circuitry for processing multi-digit signals
US5130921A (en) Digital controller for scanned actual condition signals
GB2119979A (en) Frequency divider
US4818894A (en) Method and apparatus for obtaining high frequency resolution of a low frequency signal
JPH03163908A (ja) クロツク信号遅延回路
JPS6379420A (ja) 周波数奇数分周器
JPH02280263A (ja) マイクロプロセッサ
SU1166104A1 (ru) Устройство дл вычислени синусно-косинусных зависимостей
JPS60123931A (ja) 演算回路
JP2606262B2 (ja) パルス発生回路
JPS6137819B2 (ja)
JPS61177492A (ja) 残響装置の乗算器
JPH03131120A (ja) 非整数分周装置
JPH087644B2 (ja) カウンタ出力転送方式
JPS62152029A (ja) クロツク制御回路
JPH05100767A (ja) クロツク信号回路
JPS6160456B2 (ja)
JPH02171812A (ja) ウエイトステイト機能を持たないプロセッサの高速化回路
JPH02308616A (ja) エッジ検出回路