JPH0440783A - 時間軸補正装置 - Google Patents
時間軸補正装置Info
- Publication number
- JPH0440783A JPH0440783A JP2149390A JP14939090A JPH0440783A JP H0440783 A JPH0440783 A JP H0440783A JP 2149390 A JP2149390 A JP 2149390A JP 14939090 A JP14939090 A JP 14939090A JP H0440783 A JPH0440783 A JP H0440783A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- video signal
- variable oscillator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/877—Regeneration of colour television signals by assembling picture element blocks in an intermediate memory
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、時間軸補正装置に関し、特にＰＡＬ方式映像
信号に対する時間軸補正装置に関する。
信号に対する時間軸補正装置に関する。
背景技術
従来例を示す第７図において、ビデオディスク等の記録
媒体から読み取られかつ復調して得られる再生映像信号
が本装置の入力となり、この入力映像信号は書込み制御
回路３′において当該映像信号に位相同期して生成され
る書込みクロックＷＣＫによってＡ／Ｄコンバータ１で
量子化され、さらにラインメモリ４に書込みスタート信
号Ｒ８ＴＷで初期化された書込みアドレスから順次書込
みクロックＶＣＫに同期して書き込まれる。一方、ライ
ンメモリ４に書き込まれたデータは、読出しクロック生
成回路５において固定基準クロックに基づいて生成され
る読出しクロックＲＣＫに同期して読み出される。
媒体から読み取られかつ復調して得られる再生映像信号
が本装置の入力となり、この入力映像信号は書込み制御
回路３′において当該映像信号に位相同期して生成され
る書込みクロックＷＣＫによってＡ／Ｄコンバータ１で
量子化され、さらにラインメモリ４に書込みスタート信
号Ｒ８ＴＷで初期化された書込みアドレスから順次書込
みクロックＶＣＫに同期して書き込まれる。一方、ライ
ンメモリ４に書き込まれたデータは、読出しクロック生
成回路５において固定基準クロックに基づいて生成され
る読出しクロックＲＣＫに同期して読み出される。
このように、ラインメモリ４への書込みを入力映像信号
に位相同期した書込みクロックＶＣＫを用いて行ない、
当該メモリ４からの読出しを固定の読出しクロックＲＣ
Ｋを用いて行なうことにより、入力映像信号に含まれる
時間軸変動成分を除去できるのである。
に位相同期した書込みクロックＶＣＫを用いて行ない、
当該メモリ４からの読出しを固定の読出しクロックＲＣ
Ｋを用いて行なうことにより、入力映像信号に含まれる
時間軸変動成分を除去できるのである。
ここで、書込み制御回路３′の構成及び作用について説
明する。
明する。
書込みクロックＶＣＫとなる可変発振器３１の出力は分
周器３２．３３で１／Ｎ、１／Ｙ分周されて位相比較器
３４．３５にも供給される。位相比較器３４．３５は、
同期分離回路２において入力映像信号から分離・抽出さ
れたカラーバースト信号、水平同期信号と可変発振器３
１の出力の１／Ｎ、１／Ｙ分周出力とをそれぞれ位相比
較し、各位相差に応じた位相差信号を可変発振器３１の
制御入力としている。これにより、可変発振器３１の出
力である書込みクロックＶＣＫは、入力映像信号の水平
同期信号に位相同期しているのみならず、カラーバース
ト信号にも位相同期しており、入力映像信号の時間軸変
動に精度良く追従したクロックとなる。したがって、入
力映像信号の時間軸変動の除去を精度良く行なうことが
できると共に、カラー副搬送波の決った位相で入力映像
信号を標本化できることになる。
周器３２．３３で１／Ｎ、１／Ｙ分周されて位相比較器
３４．３５にも供給される。位相比較器３４．３５は、
同期分離回路２において入力映像信号から分離・抽出さ
れたカラーバースト信号、水平同期信号と可変発振器３
１の出力の１／Ｎ、１／Ｙ分周出力とをそれぞれ位相比
較し、各位相差に応じた位相差信号を可変発振器３１の
制御入力としている。これにより、可変発振器３１の出
力である書込みクロックＶＣＫは、入力映像信号の水平
同期信号に位相同期しているのみならず、カラーバース
ト信号にも位相同期しており、入力映像信号の時間軸変
動に精度良く追従したクロックとなる。したがって、入
力映像信号の時間軸変動の除去を精度良く行なうことが
できると共に、カラー副搬送波の決った位相で入力映像
信号を標本化できることになる。
このことは、入力映像信号のカラー副搬送波周波数ｆ
Ｓｅ、水平同期周波数ｆＨが Ｎｆｓｃ＝ＹｆＨ（Ｎ、Ｙは整数） の関係にある場合は問題ないのであるが、ＰＡＬ方式の
映像信号では、 ＮｆＳｃ−ＹｆＨ＋α （αはオフセット周波数）の関
係にある。
Ｓｅ、水平同期周波数ｆＨが Ｎｆｓｃ＝ＹｆＨ（Ｎ、Ｙは整数） の関係にある場合は問題ないのであるが、ＰＡＬ方式の
映像信号では、 ＮｆＳｃ−ＹｆＨ＋α （αはオフセット周波数）の関
係にある。
このため、従来の時間軸補正装置では、ＰＡＬ方式映像
信号においてカラー副搬送波に対して決った位相で標本
化を行ない、入力映像信号の時間軸変動に精度良く追従
した書込みクロックを生成することは難しかった。何故
なら、カラー副搬送波と書込みクロックの位相関係が同
じになるように制御が行なわれているので、オフセット
周波数αによって入力映像信号の水平同期信号と分周器
３３の１／Ｙ分周出力との位相関係がずれ、これに伴い
書込みスタート信号Ｒ９ＴＷの発生タイミングもずれる
ことで、入力映像信号を所定のアドレスに書き込むこと
ができなくなってしまうと共に、位相比較器３５の出力
にオフセットが溜り、可変発振器３１を制御することが
できなくなってしまうからである。
信号においてカラー副搬送波に対して決った位相で標本
化を行ない、入力映像信号の時間軸変動に精度良く追従
した書込みクロックを生成することは難しかった。何故
なら、カラー副搬送波と書込みクロックの位相関係が同
じになるように制御が行なわれているので、オフセット
周波数αによって入力映像信号の水平同期信号と分周器
３３の１／Ｙ分周出力との位相関係がずれ、これに伴い
書込みスタート信号Ｒ９ＴＷの発生タイミングもずれる
ことで、入力映像信号を所定のアドレスに書き込むこと
ができなくなってしまうと共に、位相比較器３５の出力
にオフセットが溜り、可変発振器３１を制御することが
できなくなってしまうからである。
例えば、ＰＡＬ方式映像信号では、カラー副搬送波周波
数ｆｓｃと水平同期周波数ｆＨとの間には、４ ｆ ｓ
ｃ −１１３５ｆ Ｈ＋１００の関係があり、これはカ
ラー副搬送波周波数Ｅｓｃに対しては２５Ｈｚのオフセ
ット周波数となり、ＰＡＬ方式映像信号の１フレ一ム周
波数に相当する。
数ｆｓｃと水平同期周波数ｆＨとの間には、４ ｆ ｓ
ｃ −１１３５ｆ Ｈ＋１００の関係があり、これはカ
ラー副搬送波周波数Ｅｓｃに対しては２５Ｈｚのオフセ
ット周波数となり、ＰＡＬ方式映像信号の１フレ一ム周
波数に相当する。
したがって、水平同期信号の位相を第６図に一点鎖線で
示すように縦に揃えて書くと、それに対してカラー副搬
送波の位相は垂直走査期間（１ｖ）でカラー副搬送波の
半周期という割合でずれていく。可変発振器３１の出力
が入力映像信号のカラ副搬送波に常にロックしていると
、分周器３３の出力の入力映像信号に対するロック位相
は次第にずれてくる。ある時点で分周器３３の出力がＡ
点でロックしたとすると、１フレーム後にはＢ点となり
、さらには点線で示すようなロック位置となる。
示すように縦に揃えて書くと、それに対してカラー副搬
送波の位相は垂直走査期間（１ｖ）でカラー副搬送波の
半周期という割合でずれていく。可変発振器３１の出力
が入力映像信号のカラ副搬送波に常にロックしていると
、分周器３３の出力の入力映像信号に対するロック位相
は次第にずれてくる。ある時点で分周器３３の出力がＡ
点でロックしたとすると、１フレーム後にはＢ点となり
、さらには点線で示すようなロック位置となる。
このように、入力映像信号に対する分周器３３の出力の
位置が変わることにより、ラインメモリ４の書込みアド
レスの初期化を行なう書込みスタート信号Ｒ３ＴＷの発
生タイミングも変わるため、入力映像信号をラインメモ
リ４の所定のアドレスに書き込めなくなってしまう（フ
ィールドメモリ７の所定のアドレスにも書き込めなくな
ってしまう）。さらに、分周器３３の出力と水平同期信
号との位相がずれていくことで、位相比較器３５の出力
にはオフセット電圧が溜り、可変発振器３１の制御がで
きなくなってしまう。
位置が変わることにより、ラインメモリ４の書込みアド
レスの初期化を行なう書込みスタート信号Ｒ３ＴＷの発
生タイミングも変わるため、入力映像信号をラインメモ
リ４の所定のアドレスに書き込めなくなってしまう（フ
ィールドメモリ７の所定のアドレスにも書き込めなくな
ってしまう）。さらに、分周器３３の出力と水平同期信
号との位相がずれていくことで、位相比較器３５の出力
にはオフセット電圧が溜り、可変発振器３１の制御がで
きなくなってしまう。
発明の概要
［発明の目的］
そこで、本発明は、カラー副搬送波周波数と水平同期周
波数の関係にオフセットがある映像信号に対しても対応
可能な時間軸補正装置を提供することを目的とする。
波数の関係にオフセットがある映像信号に対しても対応
可能な時間軸補正装置を提供することを目的とする。
［発明の構成コ
本発明による時間軸補正装置は、入力映像信号の時間軸
変動に応じた書込みクロックを生成する書込みクロック
生成手段と、固定基準信号に基づいて読出しクロックを
生成する読出しタロツク生成手段とを有し、前記入力映
像信号を前記書込みクロックに同期してメモリに書き込
みかつ前記読出しクロックに同期して前記メモリから記
憶情報を読み出すようになされた時間軸補正装置であっ
て、前記入力映像信号が周波数ｆｌ、ｆ２の第１、第２
の同期信号を含みかつ前記第１．第２の同期信号がＮｆ
、−Ｙｆ２＋α（Ｎ、Ｙは整数、αはオフセット周波数
）の関係にあるＰＡＬ方式映像信号であり、前記書込み
クロック生成手段が、中心周波数がＮｆ＋の可変発振器
と、前記可変発振器の出力を１／Ｎ分周する第１の分周
器と、前記可変発振器の出力を１／Ｙ分周する第２０分
周器と、前記第１の分周器の出力と前記第１の同期信号
との位相差に応じた第１の位相差信号を前記可変発振器
の制御入力とする第１の位相比較器と、前記第２の分周
器の出力と前記第２の同期信号との位相差に応じた第２
の位相差信号を前記可変発振器の制御入力とする第２の
位相比較器と、所定期間において前記可変発振器の制御
人力として前記第２の位相差信号を支配的に作用させる
制御手段とからなる構成となっている。
変動に応じた書込みクロックを生成する書込みクロック
生成手段と、固定基準信号に基づいて読出しクロックを
生成する読出しタロツク生成手段とを有し、前記入力映
像信号を前記書込みクロックに同期してメモリに書き込
みかつ前記読出しクロックに同期して前記メモリから記
憶情報を読み出すようになされた時間軸補正装置であっ
て、前記入力映像信号が周波数ｆｌ、ｆ２の第１、第２
の同期信号を含みかつ前記第１．第２の同期信号がＮｆ
、−Ｙｆ２＋α（Ｎ、Ｙは整数、αはオフセット周波数
）の関係にあるＰＡＬ方式映像信号であり、前記書込み
クロック生成手段が、中心周波数がＮｆ＋の可変発振器
と、前記可変発振器の出力を１／Ｎ分周する第１の分周
器と、前記可変発振器の出力を１／Ｙ分周する第２０分
周器と、前記第１の分周器の出力と前記第１の同期信号
との位相差に応じた第１の位相差信号を前記可変発振器
の制御入力とする第１の位相比較器と、前記第２の分周
器の出力と前記第２の同期信号との位相差に応じた第２
の位相差信号を前記可変発振器の制御入力とする第２の
位相比較器と、所定期間において前記可変発振器の制御
人力として前記第２の位相差信号を支配的に作用させる
制御手段とからなる構成となっている。
［発明の作用コ
本発明による時間軸補正装置においては、書込みクロッ
クを発生する可変発振器の発振周波数を第１の同期信号
であるカラーバースト信号による第１の位相エラーと第
２の同期信号である水平同期信号による第２の位相エラ
ーとに基づいて制御することとし、垂直帰線消去期間内
や特殊再生時の制御期間では可変発振器の制御入力とし
て第２の位相エラーを支配的に作用させることにより、
カラー副搬送波周波数と水平同期周波数の関係にオフセ
ットがあってもカラー副搬送波の決められた位相で標本
化してメモリの所定アドレスに書き込めるようにする。
クを発生する可変発振器の発振周波数を第１の同期信号
であるカラーバースト信号による第１の位相エラーと第
２の同期信号である水平同期信号による第２の位相エラ
ーとに基づいて制御することとし、垂直帰線消去期間内
や特殊再生時の制御期間では可変発振器の制御入力とし
て第２の位相エラーを支配的に作用させることにより、
カラー副搬送波周波数と水平同期周波数の関係にオフセ
ットがあってもカラー副搬送波の決められた位相で標本
化してメモリの所定アドレスに書き込めるようにする。
実施例
以下、本発明の実施例を図に基づいて詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。図
において、ビデオディスク等の記録媒体（図示せず）か
ら読み取られかつ復調して得られる再生映像信号を入力
映像信号としており、この入力映像信号はＡ／Ｄコンバ
ータ１及び同期分離回路２に供給される。同期分離回路
２においては、入力映像信号に含まれるカラーバースト
信号、水平同期信号及び垂直同期信号の分離・抽出が行
なわれる。分離・抽出されたカラーバースト信号及び水
平同期信号は書込み制御回路３に供給される。
において、ビデオディスク等の記録媒体（図示せず）か
ら読み取られかつ復調して得られる再生映像信号を入力
映像信号としており、この入力映像信号はＡ／Ｄコンバ
ータ１及び同期分離回路２に供給される。同期分離回路
２においては、入力映像信号に含まれるカラーバースト
信号、水平同期信号及び垂直同期信号の分離・抽出が行
なわれる。分離・抽出されたカラーバースト信号及び水
平同期信号は書込み制御回路３に供給される。
書込み制御回路３は入力映像信号の時間軸変動に応じた
書込みクロックシＣＫを生成するためのちのであり、そ
の具体的な構成及び作用については後述する。Ａ／Ｄコ
ンバータ１はこの書込みクロックＷＣＫに同期して入力
映像信号を量子化する。
書込みクロックシＣＫを生成するためのちのであり、そ
の具体的な構成及び作用については後述する。Ａ／Ｄコ
ンバータ１はこの書込みクロックＷＣＫに同期して入力
映像信号を量子化する。
Ａ／Ｄコンバータ１でディジタル化された映像信号は、
１Ｈ（Ｈは水平走査期間）相当の容量をもつラインメモ
リ４の所定のアドレスに書込みクロックＷＣＫに同期し
て順次書き込まれる。ラインメモリ４の書込みアドレス
は、書込み制御回路３から発せられる書込みスタート信
号Ｒ８ＴＷによって初期化される。一方、ラインメモリ
４からのデータ読出しのための読出しクロックＲＣＫは
読出しクロック生成回路５において水晶発振器等による
固定基準クロックに基づいて生成され、また読出しアド
レスを初期化する読出しスタート信号Ｒ９ＴＲはメモリ
制御回路６において読出しクロックＲＣＫに基づいて生
成される。ラインメモリ４から読み出されたデータは、
メモリ制御回路６による制御によって１フイールド相当
の容量をもつフィールドメモリ７に１度書き込まれた後
読み出され、Ｄ／Ａコンバータ８において読出しクロッ
クＲＣＫに同期してアナログの映像信号に戻される。
１Ｈ（Ｈは水平走査期間）相当の容量をもつラインメモ
リ４の所定のアドレスに書込みクロックＷＣＫに同期し
て順次書き込まれる。ラインメモリ４の書込みアドレス
は、書込み制御回路３から発せられる書込みスタート信
号Ｒ８ＴＷによって初期化される。一方、ラインメモリ
４からのデータ読出しのための読出しクロックＲＣＫは
読出しクロック生成回路５において水晶発振器等による
固定基準クロックに基づいて生成され、また読出しアド
レスを初期化する読出しスタート信号Ｒ９ＴＲはメモリ
制御回路６において読出しクロックＲＣＫに基づいて生
成される。ラインメモリ４から読み出されたデータは、
メモリ制御回路６による制御によって１フイールド相当
の容量をもつフィールドメモリ７に１度書き込まれた後
読み出され、Ｄ／Ａコンバータ８において読出しクロッ
クＲＣＫに同期してアナログの映像信号に戻される。
フィールドメモリ７では、入力映像信号が所定のアドレ
スに書き込まれるようになっており、したがってライン
メモリ４の書込みアドレスも入力映像信号に対して所定
のアドレスとなる必要がある。このため、書込みスター
ト信号Ｒ８ＴＶは入力映像信号の各ラインの決まったタ
イミングで発生される。また、書込みスタート信号Ｒ８
ＴＷとフィールドメモリ７の書込みアドレスとの関係を
決めておき、かつ、同期分離回路２において入力映像信
号から分離・抽出された垂直同期信号をメモリ制御回路
６に供給することにより、フィールドメモリ７の書込み
アドレスを所定のアドレスにしている。
スに書き込まれるようになっており、したがってライン
メモリ４の書込みアドレスも入力映像信号に対して所定
のアドレスとなる必要がある。このため、書込みスター
ト信号Ｒ８ＴＶは入力映像信号の各ラインの決まったタ
イミングで発生される。また、書込みスタート信号Ｒ８
ＴＷとフィールドメモリ７の書込みアドレスとの関係を
決めておき、かつ、同期分離回路２において入力映像信
号から分離・抽出された垂直同期信号をメモリ制御回路
６に供給することにより、フィールドメモリ７の書込み
アドレスを所定のアドレスにしている。
次に、書込み制御回路３の構成及び作用について説明す
る。基本的な構成及び作用は、第７図の書込み制御回路
３′のそれと同じであり、異なるのは、接地レベル（ａ
側）及び位相比較器３４の比較出力（ｂ側）のいずれか
一方を択一的に可変発振器３１の制御入力とする選択ス
イッチＳＷＩを新たに設けた点である。この選択スイッ
チＳＷ１はスイッチ制御回路９によって切換え制御され
、垂直同期信号が出力されている期間ではａ側を、それ
以外の期間ではｂ側をそれぞれ選択するようになってい
る。通常再生モードにおいて、垂直帰線消去期間に選択
スイッチＳＷ１を制御する周期は、フィールド周期であ
っても良く、又フレーム周期であっても良い。
る。基本的な構成及び作用は、第７図の書込み制御回路
３′のそれと同じであり、異なるのは、接地レベル（ａ
側）及び位相比較器３４の比較出力（ｂ側）のいずれか
一方を択一的に可変発振器３１の制御入力とする選択ス
イッチＳＷＩを新たに設けた点である。この選択スイッ
チＳＷ１はスイッチ制御回路９によって切換え制御され
、垂直同期信号が出力されている期間ではａ側を、それ
以外の期間ではｂ側をそれぞれ選択するようになってい
る。通常再生モードにおいて、垂直帰線消去期間に選択
スイッチＳＷ１を制御する周期は、フィールド周期であ
っても良く、又フレーム周期であっても良い。
かかる構成において、垂直同期信号が出力される垂直帰
線消去期間に選択スイッチＳＷＩをａ側にすることで、
可変発振器３１の制御は、水平同期信号と分周器３３の
１／Ｙ分周出力との位相差信号である位相比較器３５の
比較出力のみによって行なわれることになる。これによ
り、入力映像信号に対する分周器３３の１／Ｙ分周出力
の位相は常に同じ位相に戻されることになる。一方、垂
直帰線消去期間以外において選択スイッチＳＷＩをｂ側
にすると、カラーバースト信号と分周器３２の１／Ｎ分
周出力との位相差信号である位相比較器３４の比較出力
が可変発振器３１の制御入力に加わることになる。これ
により、分周器３３の１／Ｙ分周出力の位相は、最も近
いカラー副搬送波とのロック位置に変わるが、垂直同期
期間に初期化された位置から最大でもカラー副搬送波の
周期分しか離れないことになる。
線消去期間に選択スイッチＳＷＩをａ側にすることで、
可変発振器３１の制御は、水平同期信号と分周器３３の
１／Ｙ分周出力との位相差信号である位相比較器３５の
比較出力のみによって行なわれることになる。これによ
り、入力映像信号に対する分周器３３の１／Ｙ分周出力
の位相は常に同じ位相に戻されることになる。一方、垂
直帰線消去期間以外において選択スイッチＳＷＩをｂ側
にすると、カラーバースト信号と分周器３２の１／Ｎ分
周出力との位相差信号である位相比較器３４の比較出力
が可変発振器３１の制御入力に加わることになる。これ
により、分周器３３の１／Ｙ分周出力の位相は、最も近
いカラー副搬送波とのロック位置に変わるが、垂直同期
期間に初期化された位置から最大でもカラー副搬送波の
周期分しか離れないことになる。
選択スイッチＳＷＩがｂ側になって可変発振器３１の出
力がカラー副搬送波にロックするまでには多少時間を要
するが、有効画面部分がラインメモリ４に書き込まれる
までの間にロックできれば良いため、本実施例のように
、垂直同期信号期間の終了後に選択スイッチＳＷＩをｂ
側にするようにすれば十分に間に合う。実際の入力映像
信号に対する分周器３３の出力の位相は、第６図に実線
で示すようになる。第６図では、位置Ｃで初期化した後
の再ロツク位置が再び位置Ｃになる場合で示したが、位
置Ｃｎで再ロックする場合もあり得る。
力がカラー副搬送波にロックするまでには多少時間を要
するが、有効画面部分がラインメモリ４に書き込まれる
までの間にロックできれば良いため、本実施例のように
、垂直同期信号期間の終了後に選択スイッチＳＷＩをｂ
側にするようにすれば十分に間に合う。実際の入力映像
信号に対する分周器３３の出力の位相は、第６図に実線
で示すようになる。第６図では、位置Ｃで初期化した後
の再ロツク位置が再び位置Ｃになる場合で示したが、位
置Ｃｎで再ロックする場合もあり得る。
このように、書込みクロックＷＣＫを発生する可変発振
器３１の制御を、カラーバースト信号による第１の位相
エラーと水平同期信号による第２の位相エラーとに基づ
いて行なう構成のものにおいて、垂直同期信号が出力さ
れる垂直帰線消去期間では第１の位相エラーによる制御
を禁止することにより、第２のエラーによる制御が支配
的となって入力映像信号に対する分周器３３の出力、即
ち書込みスタート信号Ｒ８ＴＷの位相をほぼ同じ位置に
保つことができるので、はぼ所定のアドレスにデータを
書き込むことができ、また位相比較器３５の出力のオフ
セットも問題なくなる。
器３１の制御を、カラーバースト信号による第１の位相
エラーと水平同期信号による第２の位相エラーとに基づ
いて行なう構成のものにおいて、垂直同期信号が出力さ
れる垂直帰線消去期間では第１の位相エラーによる制御
を禁止することにより、第２のエラーによる制御が支配
的となって入力映像信号に対する分周器３３の出力、即
ち書込みスタート信号Ｒ８ＴＷの位相をほぼ同じ位置に
保つことができるので、はぼ所定のアドレスにデータを
書き込むことができ、また位相比較器３５の出力のオフ
セットも問題なくなる。
なお、上記実施例においては、ラインメモリ４の後段に
１フイールド相当の容量をもつフィールドメモリ７を設
けたが、フィールドメモリ７に限らず１フレーム相当の
容量をもつフレームメモリであっても良く、又それ以上
の容量をもつものであっても良い。さらに、書込み側と
読出し側とを独立して制御できるフィールドメモリを使
用すれば、特にラインメモリ４は必要としない。
１フイールド相当の容量をもつフィールドメモリ７を設
けたが、フィールドメモリ７に限らず１フレーム相当の
容量をもつフレームメモリであっても良く、又それ以上
の容量をもつものであっても良い。さらに、書込み側と
読出し側とを独立して制御できるフィールドメモリを使
用すれば、特にラインメモリ４は必要としない。
また、上記実施例では、スイッチ制御回路９か垂直同期
信号に基づいて選択スイッチＳＷ１を制御するとしたが
、有効画面部分をラインメモリ４に書き込むまでに可変
発振器３１の出力が入力映像信号に安定にロックする期
間が得られるのであれば、他の信号を用いても良い。
信号に基づいて選択スイッチＳＷ１を制御するとしたが
、有効画面部分をラインメモリ４に書き込むまでに可変
発振器３１の出力が入力映像信号に安定にロックする期
間が得られるのであれば、他の信号を用いても良い。
さらに、上記実施例では、垂直帰線消去期間では選択ス
イッチＳＷ１によって接地レベルを選択し、位相比較器
３４の比較出力の供給を禁止することにより、可変発振
器３１の制御入力として位相比較器３５の比較出力が支
配的に作用するようにしたが、選択スイッチＳＷ１をオ
ーブン状態にしたり、位相比較器３４の出力レベルを下
げるようにしても良く、要は、可変発振器３１の制御入
力として位相比較器３５の比較出力が支配的に作用する
構成であれば良いのである。以下に、その具体例につい
て第２図及び第３図に基づいて説明する。
イッチＳＷ１によって接地レベルを選択し、位相比較器
３４の比較出力の供給を禁止することにより、可変発振
器３１の制御入力として位相比較器３５の比較出力が支
配的に作用するようにしたが、選択スイッチＳＷ１をオ
ーブン状態にしたり、位相比較器３４の出力レベルを下
げるようにしても良く、要は、可変発振器３１の制御入
力として位相比較器３５の比較出力が支配的に作用する
構成であれば良いのである。以下に、その具体例につい
て第２図及び第３図に基づいて説明する。
第２図及び第３図は、コントロール電圧に応じて発振周
波数か可変な電圧制御型発振器ＶＣＯを有する可変発振
器３１の具体的な構成例を示す回路図である。垂直帰線
消去期間において可変発振器３１の制御入力として位相
比較器３５の比較出力を支配的に作用させるために、第
２図の回路例では、位相比較器２３の出力をスイッチＳ
Ｗ２によってリセットする構成となっている。抵抗Ｒ１
゜Ｒ２及びコンデンサＣＩからなる時定数回路は比較的
大きな時定数をもつので、これを十分に放電させる構成
を採ることが望ましい。一方、第３図の回路例では、ス
イッチＳＷ３を開放させることによって位相比較器３５
によるループゲインを大きくする構成となっており、垂
直帰線消去期間のバーストの存在しない期間でスイッチ
ＳＷ３を開放させることにより、可変発振器３１の制御
入力として位相比較器３５の比較出力が支配的に作用す
ることになる。このとき、図示の如くスイッチＳＷ４に
よって位相比較器２３の出力供給を禁止したり、第２図
の場合の如く位相比較器２３の出力をスイッチＳＷ２に
よってリセットするようにしても良い。
波数か可変な電圧制御型発振器ＶＣＯを有する可変発振
器３１の具体的な構成例を示す回路図である。垂直帰線
消去期間において可変発振器３１の制御入力として位相
比較器３５の比較出力を支配的に作用させるために、第
２図の回路例では、位相比較器２３の出力をスイッチＳ
Ｗ２によってリセットする構成となっている。抵抗Ｒ１
゜Ｒ２及びコンデンサＣＩからなる時定数回路は比較的
大きな時定数をもつので、これを十分に放電させる構成
を採ることが望ましい。一方、第３図の回路例では、ス
イッチＳＷ３を開放させることによって位相比較器３５
によるループゲインを大きくする構成となっており、垂
直帰線消去期間のバーストの存在しない期間でスイッチ
ＳＷ３を開放させることにより、可変発振器３１の制御
入力として位相比較器３５の比較出力が支配的に作用す
ることになる。このとき、図示の如くスイッチＳＷ４に
よって位相比較器２３の出力供給を禁止したり、第２図
の場合の如く位相比較器２３の出力をスイッチＳＷ２に
よってリセットするようにしても良い。
また、上記実施例においては、通常再生モードにおいて
垂直帰線消去期間で可変発振器３１の制御入力として位
相比較器３５の比較出力を支配的に作用させるとしたが
、例えばビデオディスクプレーヤにおいて、５ＣＡＮ、
５ＴＩＬＬ等の特殊再生を行なって間欠的にメモリへの
書込みを行なう場合は、選択スイッチＳＷ１の切換え制
御を５ＣＡＮ、５ＴＩＬＬ中を示す信号に基づいて行な
うようにしても良い。
垂直帰線消去期間で可変発振器３１の制御入力として位
相比較器３５の比較出力を支配的に作用させるとしたが
、例えばビデオディスクプレーヤにおいて、５ＣＡＮ、
５ＴＩＬＬ等の特殊再生を行なって間欠的にメモリへの
書込みを行なう場合は、選択スイッチＳＷ１の切換え制
御を５ＣＡＮ、５ＴＩＬＬ中を示す信号に基づいて行な
うようにしても良い。
例えば、ＣＬＶ （定線速度）ディスクで５ＣＡＮする
場合、第４図において、５ＣＡＮ中を示す制御信号（ａ
）は、トラッキングサーボループのオーブン状態でピッ
クアップが送られている間高レベルになっており、トラ
ッキングサーボループがクローズ状態となり、ピックア
ップの強制送りが停止すると低レベルに遷移する。制御
信号（ａ）が低レベルに遷移して最初に到来した垂直同
期信号から１フイールドの映像信号（ｂ）を、書込み制
御信号（Ｃ）による制御によってメモリに書き込む。メ
モリへの書込みが終了すると、再び制御信号（ａ）が高
レベルに遷移し、ピックアップの強制送りが行なわれる
。この５ＣＡＮ動作において、実線又は点線で示すスイ
ッチ制御信号（ｄ）によって５ＣＡＮ中又はメモリへの
書込み中でない期間で選択スイッチＳＷＩをａ側にする
。特に、実線で示す期間では、バースト信号によるエラ
ー信号を生成できないので、バーストループをリセット
（選択スイッチＳＷ１をａ側）にしておく方が良い。
場合、第４図において、５ＣＡＮ中を示す制御信号（ａ
）は、トラッキングサーボループのオーブン状態でピッ
クアップが送られている間高レベルになっており、トラ
ッキングサーボループがクローズ状態となり、ピックア
ップの強制送りが停止すると低レベルに遷移する。制御
信号（ａ）が低レベルに遷移して最初に到来した垂直同
期信号から１フイールドの映像信号（ｂ）を、書込み制
御信号（Ｃ）による制御によってメモリに書き込む。メ
モリへの書込みが終了すると、再び制御信号（ａ）が高
レベルに遷移し、ピックアップの強制送りが行なわれる
。この５ＣＡＮ動作において、実線又は点線で示すスイ
ッチ制御信号（ｄ）によって５ＣＡＮ中又はメモリへの
書込み中でない期間で選択スイッチＳＷＩをａ側にする
。特に、実線で示す期間では、バースト信号によるエラ
ー信号を生成できないので、バーストループをリセット
（選択スイッチＳＷ１をａ側）にしておく方が良い。
一方、ＣＬＶディスクで５ＴＩＬＬする場合、第４図に
おいて、ジャンプ信号（ａ）でトラックジャンプを行な
い、ジャンプ後に等価パルスが到来して等価パルス除去
回路が誤動作しないように一定期間だけ高レベルとなる
制御信号（ｂ）によってサーボの引込みを行なわないよ
うにしている。
おいて、ジャンプ信号（ａ）でトラックジャンプを行な
い、ジャンプ後に等価パルスが到来して等価パルス除去
回路が誤動作しないように一定期間だけ高レベルとなる
制御信号（ｂ）によってサーボの引込みを行なわないよ
うにしている。
ジャンプ後、書込み可能信号（ｄ）によって１フイ一ル
ド分映像信号（ｃ）をメモリに書き込む。
ド分映像信号（ｃ）をメモリに書き込む。
ここで、通常再生時の垂直帰線期間内の信号の他に、制
御信号（ｂ）をも用いて選択スイッチＳＷ１の切換え制
御を行なう。このときのスイッチ制御信号（ｅ）は実線
で示すようになる。なお、点線で示すように、メモリへ
の書込み以外の期間で選択スイッチＳＷ１の切換え制御
を行なうようにしても良い。
御信号（ｂ）をも用いて選択スイッチＳＷ１の切換え制
御を行なう。このときのスイッチ制御信号（ｅ）は実線
で示すようになる。なお、点線で示すように、メモリへ
の書込み以外の期間で選択スイッチＳＷ１の切換え制御
を行なうようにしても良い。
発明の詳細
な説明したように、本発明による時間軸補正装置におい
ては、書込みタロツクを発生する可変発振器の制御を、
カラーバースト信号による第１の位相エラーと水平同期
信号による第２の位相エラーとに基づいて行なうことと
し、垂直帰線消去期間では可変発振器の制御入力として
第２の位相エラーを支配的に作用させる構成となってい
るので、カラー副搬送波周波数と水平同期周波数の関係
にオフセットがあってもカラー副搬送波の決められた位
相で標本化してメモリの所定アドレスに書き込むことが
できることになる。
ては、書込みタロツクを発生する可変発振器の制御を、
カラーバースト信号による第１の位相エラーと水平同期
信号による第２の位相エラーとに基づいて行なうことと
し、垂直帰線消去期間では可変発振器の制御入力として
第２の位相エラーを支配的に作用させる構成となってい
るので、カラー副搬送波周波数と水平同期周波数の関係
にオフセットがあってもカラー副搬送波の決められた位
相で標本化してメモリの所定アドレスに書き込むことが
できることになる。
また、５ＣＡＮ、５ＴＩＬＬ等の不連続信号の再生中は
、水平同期信号による位相エラーで可変発振器が制御さ
れるので、早くロックできることになる。
、水平同期信号による位相エラーで可変発振器が制御さ
れるので、早くロックできることになる。
第１図は本発明の一実施例を示すブロック図、第２図及
び第３図は第１図における可変発振器の具体的な構成例
を示す回路図、第４図及び第５図はＣＬＶディスクにお
ける５ＣＡＮ時及び５ＴＩＬＬ時の動作を説明するため
の波形図、第６図は水平同期信号の基準位相に対するカ
ラー副搬送波の位相変化を示す波形図、第７図は従来例
を示すブロック図である。 主要部分の符号の説明 ３．３′・・・・・・書込み制御回路 ４・・・・・・ラインメモリ ５・・・・・・読出しクロック生成回路６・・・・・・
メモリ制御回路 ７・・・・・・フィールドメモリ ９・・・・・・スイッチ制御回路 ３１・・・・・・可変発振器 ３４．３５・・・・・・位相比較器 第４図 第５図 出願人 パイオニア株式会社
び第３図は第１図における可変発振器の具体的な構成例
を示す回路図、第４図及び第５図はＣＬＶディスクにお
ける５ＣＡＮ時及び５ＴＩＬＬ時の動作を説明するため
の波形図、第６図は水平同期信号の基準位相に対するカ
ラー副搬送波の位相変化を示す波形図、第７図は従来例
を示すブロック図である。 主要部分の符号の説明 ３．３′・・・・・・書込み制御回路 ４・・・・・・ラインメモリ ５・・・・・・読出しクロック生成回路６・・・・・・
メモリ制御回路 ７・・・・・・フィールドメモリ ９・・・・・・スイッチ制御回路 ３１・・・・・・可変発振器 ３４．３５・・・・・・位相比較器 第４図 第５図 出願人 パイオニア株式会社
Claims (5)
- （１）入力映像信号の時間軸変動に応じた書込みクロッ
クを生成する書込みクロック生成手段と、固定基準信号
に基づいて読出しクロックを生成する読出しクロック生
成手段とを有し、前記入力映像信号を前記書込みクロッ
クに同期してメモリに書き込みかつ前記読出しクロック
に同期して前記メモリから記憶情報を読み出すようにな
された時間軸補正装置であって、 前記入力映像信号が周波数ｆ＿１、ｆ＿２の第１、第２
の同期信号を含みかつ前記第１、第２の同期信号がＮｆ
＿１＝Ｙｆ＿２＋α（Ｎ、Ｙは整数、αはオフセット周
波数）の関係にあるＰＡＬ方式映像信号であり、 前記書込みクロック生成手段は、中心周波数がＮｆ＿１
の可変発振器と、前記可変発振器の出力を１／Ｎ分周す
る第１の分周器と、前記可変発振器の出力を１／Ｙ分周
する第２の分周器と、前記第１の分周器の出力と前記第
１の同期信号との位相差に応じた第１の位相差信号を前
記可変発振器の制御入力とする第１の位相比較器と、前
記第２の分周器の出力と前記第２の同期信号との位相差
に応じた第２の位相差信号を前記可変発振器の制御入力
とする第２の位相比較器と、所定期間において前記可変
発振器の制御入力として前記第２の位相差信号を支配的
に作用させる制御手段とからなることを特徴とする時間
軸補正装置。 - （２）前記制御手段は、前記所定期間において前記第１
の位相差信号の前記可変発振器への供給を禁止すること
を特徴とする請求項１記載の時間軸補正装置。 - （３）前記制御手段は、前記所定期間において前記第２
の位相比較器によるループゲインを大とすることを特徴
とする請求項１記載の時間軸補正装置。 - （４）前記所定期間は、通常再生モードにおいては、前
記ＰＡＬ方式映像信号の垂直帰線消去期間であることを
特徴とする請求項１記載の時間軸補正装置。 - （５）前記所定期間は、特殊再生モードにおいては、不
連続信号が再生されている期間を含むことを特徴とする
請求項１記載の時間軸補正装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2149390A JPH0440783A (ja) | 1990-06-07 | 1990-06-07 | 時間軸補正装置 |
| EP19910305140 EP0460964A3 (en) | 1990-06-07 | 1991-06-07 | Time base correcting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2149390A JPH0440783A (ja) | 1990-06-07 | 1990-06-07 | 時間軸補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0440783A true JPH0440783A (ja) | 1992-02-12 |
Family
ID=15474079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2149390A Pending JPH0440783A (ja) | 1990-06-07 | 1990-06-07 | 時間軸補正装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0460964A3 (ja) |
| JP (1) | JPH0440783A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855419A (ja) * | 1995-08-28 | 1996-02-27 | Sony Corp | ディスク再生装置の保護装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05153629A (ja) * | 1991-11-27 | 1993-06-18 | Pioneer Electron Corp | 高精細カラー映像信号の再生装置 |
| KR0149809B1 (ko) * | 1995-10-06 | 1998-10-15 | 김광호 | 클럭발생회로 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5927513B2 (ja) * | 1976-11-05 | 1984-07-06 | 日本テレビジヨン工業株式会社 | 信号発生器 |
| JPS6133575U (ja) * | 1984-07-28 | 1986-02-28 | ソニー株式会社 | クロツク形成回路 |
| US4679005A (en) * | 1985-01-23 | 1987-07-07 | Sony Corporation | Phase locked loop with frequency offset |
| JPH0620293B2 (ja) * | 1986-09-17 | 1994-03-16 | パイオニア株式会社 | 時間軸誤差補正装置 |
-
1990
- 1990-06-07 JP JP2149390A patent/JPH0440783A/ja active Pending
-
1991
- 1991-06-07 EP EP19910305140 patent/EP0460964A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855419A (ja) * | 1995-08-28 | 1996-02-27 | Sony Corp | ディスク再生装置の保護装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0460964A2 (en) | 1991-12-11 |
| EP0460964A3 (en) | 1993-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0614735B2 (ja) | 映像再生装置 | |
| US4858030A (en) | Reproducing apparatus of a video disc player | |
| US5528307A (en) | Clock generator | |
| JPH0773367B2 (ja) | 記録情報再生装置 | |
| US5065385A (en) | Time base control system with coarse and fine correction for a spindle servo | |
| EP0460964A2 (en) | Time base correcting apparatus | |
| KR930010936B1 (ko) | 지터 검출회로 | |
| US5594553A (en) | Video signal recording and reproducing apparatus using signal modification to remove jitter | |
| JP3263886B2 (ja) | 時間軸補償装置および方法 | |
| JP2672586B2 (ja) | 時間軸制御装置 | |
| JP2728586B2 (ja) | 時間軸補正装置 | |
| JP2662254B2 (ja) | ディスクプレーヤの時間軸制御方法 | |
| JP2708176B2 (ja) | 映像信号再生装置 | |
| JP2591881B2 (ja) | サンプル化ビデオ信号記録ディスク演奏装置 | |
| JPH0686230A (ja) | 映像信号記録再生装置 | |
| KR100200806B1 (ko) | 시간축 보상회로 | |
| JPH05207413A (ja) | 映像信号の処理装置 | |
| JP2791309B2 (ja) | クロック発生装置 | |
| JPH02123882A (ja) | ビデオディスクプレーヤ | |
| JP2974364B2 (ja) | 磁気記録再生装置 | |
| JPS6354077A (ja) | ビデオデイスクプレ−ヤ | |
| JPH0666104B2 (ja) | 時間軸補正装置 | |
| JPH08147898A (ja) | Ｐｌｌ | |
| JPH082100B2 (ja) | 時間軸誤差補正装置 | |
| JPH0748845B2 (ja) | 磁気記録再生装置 |