JPH05153629A

JPH05153629A - 高精細カラー映像信号の再生装置

Info

Publication number: JPH05153629A
Application number: JP3312682A
Authority: JP
Inventors: Akihiro Tozaki; 明宏戸崎
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1991-11-27
Filing date: 1991-11-27
Publication date: 1993-06-18
Also published as: EP0544055A2; EP0544055A3

Abstract

(57)【要約】【目的】カラー映像信号を１つの輝度信号２つの色差信
号に介して色差信号について線順次処理した後時間軸伸
長しつつ輝度信号と所定フォーマットにて組み合わせて
３チャンネル信号として記録した記録媒体を演奏して情
報再生をする再生装置であってて、特殊再生モードから
通常再生モードになったときの再生画像の乱れを短時間
に集束せしめた再生装置の提供。【構成】読取チャンネル信号をメモリに書き込んだ後、
チャンネル信号生成の際の信号変換処理の逆変換をしつ
つ読み出す際の書込及び読出タイミングを監視として、
書込タイミング信号と読出タイミング信号との位相差を
一定に維持する構成とした。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は、高精細カラー映像信号の再生装
置に関する。

【０００２】

【背景技術】例えばハイビジョン信号と称される高精細
カラー映像信号（以下単にハイビジョン信号と称する）
は１フレーム当り1125本の水平走査ライン（以下Ｈライ
ンと称する）からなり、例えば、約３０ＭＨｚの周波数
帯域に亘って分布している。かかる広帯域のハイビジョ
ン信号をそのまま例えば６ＭＨｚ程度の狭帯域の在来の
光ディスクに記録することは出来ない。そこで、ＭＵＳ
Ｅ方式の如きディジタル化による帯域圧縮ディスクの高
密度化等の方策が考えられる。

【０００３】一方、なるべく現用のディスクプレーヤを
活用するハイビジョン信号の記録再生方式として、本出
願人による特許願平成２年143589号において開示された
装置がある。上記した特願平２−143589に開示された装
置においては図１に示された如き送信装置によって輝度
信号Ｙ及び色差信号ＰＲ，ＰＢを３つのチャンネル信号
に変換して送信あるいは記録する。すなわち、入力信号
としての輝度信号Ｙ及び色差信号ＰＲ，ＰＢをＡ／Ｄコ
ンバータ１，２，３によって例えば８ビットのディジタ
ル信号に変換する。そして、色差信号ＰＲ，ＰＢについ
ては線順次プリフィルタ４，５によって画面垂直方向に
おいて帯域制限が施される。こうして得られる３つのデ
ィジタル信号について時間軸伸長・変換回路６によって
時間軸伸長すると共に時間軸も変換して輝度信号Ｙの６
つの連続する区間のうちの前半の３つのＨ区間及び後半
の３つのＨ区間を３つのチャンネルに振り分け、色差信
号ＰＲの奇数Ｈと色差信号ＰＢの偶数Ｈを同様に３つの
チャンネルに振り分けてチャンネル信号を生成する。こ
れらの３つの組合せ信号は映像処理回路７によって同期
信号を付加されて図２に示す如き構成の複合Ｈラインか
らなる３つのチャンネル信号となる。そして、Ｄ／Ａコ
ンバータ８，９，１０によってアナログ信号とされて各
々例えば別の光ディスクに記録される。勿論、単一のデ
ィスクの３トラックとして記録されることもあり得る。
なお、図３に示す如く、チャンネル信号の各々の１つの
複合Ｈラインに含まれる輝度信号と色差信号との原ライ
ン番号を同一にする方式が本願出願人によって提示され
ている。

【０００４】こうして、記録媒体に記録された３つのチ
ャンネル信号は演奏装置（図示せず）によって再生され
て図４に示す再生装置に供給される。この再生装置にお
いては、まず、入力チャンネル信号をＡ／Ｄコンバータ
２０，２１，２２によってディジタル化した後、時間軸
圧縮・変換回路２３によって輝度信号Ｙ及びカラー信号
Ｃを得る。カラー信号Ｃについては線順次逆変換回路２
４によって色差信号ＰＲ，ＰＢを得る。得られた色差信
号ＰＲ，ＰＢは、輝度信号Ｙと共に映像処理回路２５に
よって処理されて更にＤ／Ａコンバータ２６，２７，２
８によってＤ／Ａ変換されて元の輝度信号Ｙ、色差信号
ＰＢ，ＰＲに変換されるのである。

【０００５】ここで、再生側における時間軸圧縮変換回
路２３の１例を図５及び図６に示す。図５及び図６に
示した時間軸圧縮変換回路は、図５に示したタイミング
信号生成部２３Ａと、これらのタイミング信号に応じて
チャンネル１，２，３信号を取込記憶した後読み出しす
るメモリ部２３Ｂ（図６に示す）とからなっている。タ
イミング信号生成部２３Ａにおいては、水平同期信号分
離回路３０，３１，３２が読取チャンネル１，２，３信
号の各々から読取水平同期信号ＰＢＨ１，ＰＢＨ２，Ｐ
ＢＨ３を分離抽出する。ＰＬＬ回路３３，３４，３５は
ＰＢＨ１，ＰＢＨ２，ＰＢＨ３に基づいて読取クロック
ＰＢＣＫ１，ＰＢＣＫ２，ＰＢＣＫ３を各々生成する。
また、フレーム同期信号分離回路３６は、チャンネル２
信号からフレーム同期信号ＰＢＦを分離抽出する。第１
書込タイミング信号生成回路３７は、ＰＢＨ１，ＰＢＣ
Ｋ１及びＰＢＦに基づいて書込リセットパルスＷＲ１，
輝度信号書込イネーブル信号ＹＷＥ１及び色差信号書込
イネーブル信号ＣＷＥ１を生成する。第２書込タイミン
グ信号生成回路３８は、ＰＢＨ２，ＰＢＣＫ３及びＰＢ
Ｆに基づいて書込リセットパルスＷＲ２，輝度信号書込
イネーブル信号とＷＥ２及び色差信号書込イネーブル信
号ＣＷＥ２を生成する。

【０００６】また、第３書込タイミング生成回路３９
は、ＰＢＨ３，ＰＢＣＫ３及びＰＢＦに基づいて書込リ
セットパルスＷＲ３，輝度信号書込イネーブル信号ＹＷ
Ｅ３及び色差信号書込イネーブル信号ＣＷＥ３を生成す
る。一方、読出タイミング信号生成回路４０は、発振回
路４１からの基準クロックＲＣＫ及びこれを分周する分
周回路４２からの基準水平同期信号ＲＨ及びＰＢＦに応
じて、読出リセットパルスＲＲ、読出イネーブル信号Ｒ
Ｅ１，ＲＥ２，ＲＥ３を生成する。

【０００７】また、位相比較回路４３はＰＢＨ２とＲＨ
との位相差を表わす位相差信号を得る。ＬＰＦ４４はこ
の位相差信号の低域成分をスピンドルサーボ信号として
生成する。スピンドルサーボ信号は、プレーヤ中の記録
媒体を回転駆動するスピンドルモータの回転速度を制御
するスピンドルサーボ回路（図示せず）へ供給され、こ
れによって、ＲＨとＰＢＨ２との位相差がゼロとなるよ
うなスピンドルモータの回転制御がなされるのである。
なお、位相比較器４３はＲＨとＰＢＨ１又はＰＢＨ３と
の位相比較をするようにしても良い。

【０００８】メモリ部２３Ｂは、チャンネル１，２，３
信号の各々のＹ成分及びＣ成分を記憶するＦＩＦＯ１，
２，３，４，５，６を含んでいる。すなわち、ＦＩＦＯ
１はＷＲ１，ＹＷＥ１，ＷＣＫ１に応じてチャンネル１
信号のＹ成分を複合Ｈライン単位で取り込む。また、Ｆ
ＩＦＯ２はＷＲ１，ＣＷＥ１，ＷＣＫ１に応じてチャン
ネル１信号のＣ成分を複合Ｈライン単位で取り込む。同
様に、ＦＩＦＯ３，４がＷＲ２，ＹＷＥ２，ＷＣＫ２，
ＣＷＥ２に応じてチャンネルに２信号のＹ及びＣ成分を
複合Ｈライン単位で取り込み、ＦＩＦＯ５，６がＷＲ
３，ＹＷＥ３，ＷＣＫ３，ＣＷＥ３に応じてチャンネル
信号のＹ及びＣ成分を取り込むのである。

【０００９】一方、ＦＩＦＯ１〜６は、ＲＣＫのクロッ
クの下でＲＥ１，ＲＥ２及びＲＥ３に応じてＹ及びＣ成
分を読み出し、ＲＲに応じて記憶アドレスをリセットす
る。図７及び８は、タイミング信号生成部２３Ｂに供給
される書込及び読出しタイミング信号を生成する回路例
を示している。図７は第１〜３書込タイミング信号生成
回路３７，３８，３９の具体例を示し、図８は読出タイ
ミング信号生成回路４０の具体例を示す。すなわち、書
込タイミング信号生成回路３７〜３９はＰＢＨ１，ＰＢ
Ｈ２，ＰＢＨ３の各々とＰＢＦとの論理積を取ってリセ
ットパルスＲＥＳ１，ＲＥＳ２、ＲＥＳ３を生成するリ
セットパルス生成回路ＲＳＴ１，ＲＳＴ２，ＲＳＴ３を
形成するアンドゲートＡ１，Ａ２，Ａ３を含む。第１，
第２，第３カウンタＣＴ１，ＣＴ２，ＣＴ３は、各々、
２複合Ｈライン分の深さをもってＰＢＣＫ１，ＰＢＣＫ
２，ＰＢＣＫ３をカウントして、２複合Ｈライン分のＰ
ＢＣＫ１，ＰＢＣＫ２又はＰＢＣＤ３をカウントし終え
る毎に自らクリアする一方そのカウント値を常に第１，
第２，第３タイミング発生回路ＴＧ１，ＴＧ２，ＴＧ３
に送出する。第１，第２，第３カウンタＣＴ１，ＣＴ
２，ＣＴ３は、各々、リセットパルスＲＥＳ１，ＲＥＳ
２，ＲＥＳ３によってリセットされたときカウント値が
ゼロになる。タイミング発生回路ＴＧ１，ＴＧ２，ＴＧ
３からは各々、ＷＲ１，ＹＷＥ１，ＣＷＥ１，ＷＲ２，
ＹＷＥ２，ＣＷＥ２，ＷＲ３，ＹＷＥ３，ＣＷＥ３が出
力され、これらの各パルスの波形は後述する第９図
（Ｄ）〜（Ｆ）に示す。

【００１０】読出タイミング信号生成回路４０において
は、リセットパルス生成回路ＲＳＴ４を形成するアンド
ゲートＡ４がＲＨとＰＢＦとの論理積を取ってリセット
パルスＲＥＳ４を生成して第４カウンタＣＴ４のリセッ
ト端子に供給する。第４カウンタＣＴ４は、２複合Ｈラ
イン分の深さを有し、ＲＣＫをカウントして、２複合Ｈ
ラインに対応したＲＣＫをカウントする毎に自らクリア
する一方そのカウント値を常に第４タイミング発生回路
ＴＧ４に供給する。第４タイミング発生回路ＴＧ４は第
４カウンタＣＴ４から得られるカウント値に応じて第９
図（Ｇ）〜（Ｊ）に示すＲＲ，ＲＥ１，ＲＥ２，ＲＥ３
を生成する。

【００１１】次に、図５の回路の動作について図９を参
照しつつ説明する。すなわち、ＦＩＦＯ１及び２には図
９（Ａ）に示すチャンネル１信号が供給され、ＦＩＦＯ
３及び４には図９（Ｂ）に示されるチャンネル２信号が
供給され、ＦＩＦＯ５及び６には図９（Ｃ）に示される
チャンネル３信号が供給される。図９（Ｄ），（Ｅ），
（Ｆ）に示される書込リセット信号ＷＲ１，ＷＲ２，Ｗ
Ｒ３；Ｙ信号書込イネーブル信号ＹＷＥ１，ＹＷ２，Ｙ
Ｗ３；Ｃ信号書込イネーブル信号ＣＷＥ１，ＣＷ２，Ｃ
Ｗ３及び再生クロックＰＢＣＫ１，ＰＢＣＫ２，ＰＢＣ
Ｋ３が、各々、ＦＩＦＯ１，３，５及びＦＩＦＯ２，
４，６の対応する端子に供給される。更に、ＦＩＦＯ１
〜６には読出リセットＲＲ及び読出クロックＲＣＫが共
通して供給され、ＦＩＦＯ１，２には読出イネーブルＲ
Ｅ１が、ＦＩＦＯ３，４には読出イネーブルＲＥ２が、
ＦＩＦＯ５，６には読出イネーブルＲＥ３が各々供給さ
れる。

【００１２】ＦＩＦＯ１はＷＲ１によって書込アドレス
をリセットされた後ＹＷＥ１の区間ａにおいてＹ４１を
取り込む。そして、ＹＷＥ１の区間ｂにおいてＹ４４を
取り込む。このとき書込アドレスは書込がなされると共
に加算されていくのでＹ４１は比較的下位のアドレスに
書き込まれ、Ｙ４４は比較的上位のアドレスに書き込ま
れる。ＦＩＦＯ１についての読出アドレスはＷＲ１から
３Ｈラインだけ遅れた読出リセットＲＲ（図９（Ｇ））
によってリセットされ、ＲＲの直後に現われる読出イネ
ーブルＲＥ１（図９（Ｈ））の区間ＣにおいてＹ４１が
読み出され区間ｄにおいてＹ４４がＹ１信号として読み
出される（図９（Ｋ））。

【００１３】ＦＩＦＯ３及び５においてもＦＩＦＯ１と
同様にＹＷＥ２及び３の区間ａ及びｂにおいてＹ４２，
Ｙ４５；Ｙ４３，Ｙ４６が書き込まれ、ＲＥ２，ＲＥ３
（図９（Ｉ），（Ｊ））に応じて区間ｅ，ｆ；ｇ，ｈに
おいてこれらをＹ及びＹ３信号として読み出す（図９
（Ｌ），（Ｍ））。また、ＦＩＦＯ２，４，６において
も、ＦＩＦＯ１，３，５と同様にＣＷＥ１，２，３（図
９（Ｆ））に応じてＣ成分が書き込まれＲＥ１，ＲＥ
２，ＲＥに応じて読み出されＣ１，Ｃ２，Ｃ３信号（図
９（Ｎ），（Ｏ），（Ｐ））が得られる。こうして得ら
れたＹ１，Ｙ２，Ｙ３信号及びＣ１，Ｃ２，Ｃ３信号が
スイッチＳＷ１，ＳＷ２によって切り換え出力されて各
々Ｙ信号及びＣ信号となる（図９（Ｑ）（Ｒ））。これ
らのＹ信号及びＣ信号は図４に示す線順次逆変換回路２
４によって処理された元のＰＲ及びＲＢ信号（図９
（Ｓ），（Ｔ））に変換されるのである。

【００１４】

【先行例の問題点】かかる構成においては、図９（Ｄ）
及び（Ｇ）からも明らかな如く、書込リセットＷＲ１，
２，３と読出リセットＲＲとの位相は３Ｈライン分オフ
セットしていなければならない。そして、図７，８から
も明らかな如く、ＷＲ１，２，３は再生水平同期パルス
ＰＢＨに基づいて生成され、ＲＲは基準水平同期パルス
ＲＨ１２に基づいて生成されている。そして、スピンド
ルサーボが正しく整定されている限り、図１０に示す如
く、ＰＢＨとＲＨとは位相が一致しているので、ＷＲ
１，２，３とＲＲとの位相関係は３Ｈラインのオフセッ
トを維持しているのである。

【００１５】ところが、今、サーチ動作等のジャンプ動
作を伴なう動作をプレーヤがなしたとき、ＰＢＨの位相
は大きく乱れてＰＢＨとＲＨとの位相が不一致となる。
その結果、ＷＲ１〜３とＲＲとの位相関係が図１１に示
す正しい状態から図１２に示す誤った状態になってしま
うことがある。かかる状態になると、図１３からも明ら
かな如く、ＦＩＦＯ１においては区間ａの直後にＲＲに
よる読出アドレスのリセットがなされないので上位アド
レスに書き込まれたＹ４１は区間ｄにおいて読出され
る。同様に、区間ｂでＦＩＦＯ１に書込まれたＹ４４は
区間ｉにおいて読み出される。

【００１６】ＦＩＦＯ３においては、区間ｂと区間ｅの
間書込アドレスと読出アドレスとが一致するのである
が、読出クロックの方が書込クロックより高速である故
区間ｂで書き込まれたＹ４５が区間ｅにおいて読み出さ
れることはなく後の区間ｊにおいて読み出される。また
区間ａにて書き込まれたＹ４２は区間ｆにて読み出され
ることになる。

【００１７】ＦＩＦＯ５においては、区間ｂと区間ｇの
間、書込アドレスと読出アドレスとが一致するのである
が、区間ｂの書込が区間ｇより先行しているため、区間
ｂで書き込まれたＹ４６は区間ｇにて読み出される。こ
の結果、ＦＩＦＯ１，３，５からのＹ１，Ｙ２，Ｙ３信
号（図９（Ｋ），（Ｌ），（Ｍ））のうちＹ３信号のみ
がＹ１，Ｙ２信号に対して時間軸が偏位してしまうこと
になる。

【００１８】ＦＩＦＯ２，４，６においても書込及び読
出リセットはＷＲ１，２，３及びＲＲによってなされて
おり、ＷＲ１，２，３とＲＲとの位相差の乱れによって
読み出されるＣ１，Ｃ２，Ｃ３信号のうちＣ２及びＣ３
信号の時間軸が偏位してしまう。結局こうして得られる
時間軸の乱れたＹ３，Ｃ２及びＣ３信号の故にＳＷ１，
ＳＷ２から得られるＹ信号及びＣ信号は図１３（Ｑ），
（Ｒ）に示す如く乱れてしまうのである。

【００１９】上記した乱れは、スピンドルサーボが整定
しても、その後のＰＢＦが得られるまでは回復しないの
であり、この回復に要する時間は、最大フレーム周期
（例えば３０ｍｓ）分あり、その間の再生画像の乱れは
無視出来ない。

【００２０】

【発明の目的】よって、本発明の目的は、特殊再生モー
ドから通常再生モードに復帰したときの再生画像の乱れ
の時間を短縮した高精細カラー映像信号の再生装置を提
供することである。

【００２１】

【発明の構成】本発明による高精細カラー映像信号の再
生装置は、単一のカラー映像信号を表わす１つの輝度信
号と２つの色差信号とを各々時間軸伸長して伸長輝度信
号及び２つの伸長色差信号を得、前記２つの伸長色差信
号を線順次化しつつ前記伸長輝度信号と水平ライン単位
に組み合せた複合水平ラインからなる３つのチャンネル
信号に変換した後、得られたチャンネル信号を記録した
記録媒体から演奏して得られる読取信号に基づいて前記
カラー映像信号を再生する再生装置であって、前記読取
チャンネル信号から水平同期信号及びフレーム同期信号
を読取水平同期信号及び読取フレーム同期信号として分
離抽出する分離抽出手段と、前記読取水平同期信号及び
前記読取フレーム同期信号に応じてチャンネル書込信号
を生成するチャンネル書込信号生成手段と、前記読取フ
レーム同期信号に基づいてチャンネル読出信号を生成す
るチャンネル読出信号生成手段と、前記読取水平同期信
号及び読取フレーム同期信号に応じて前記読取チャンネ
ル信号中の伸長輝度信号及び線順次化伸長色差信号を前
記チャンネル書込信号に応じて各チャンネル毎に取り込
み、前記チャンネル読出信号に応じて取り込んだ信号を
読み出すメモリ手段と、を有し、前記チャンネル読出信
号は、前記チャンネル書込信号をも受け入れて前記チャ
ンネル書込信号と前記チャンネル読出信号との位相差を
所定値に維持することを特徴とする再生装置である。

【００２２】

【発明の作用】上記した構成の再生装置によれば、予め
用意した２つのタイミングのいずれか一方を選択し、選
択したタイミングにて読出リセットパルスを生成する。

【００２３】

【実施例】本発明によれば、時間軸圧縮変換回路２３の
タイミング信号生成部２３Ａについて改良が加えられて
おり、その改良されたタイミング生成部２３Ａ′を図１
４に示している。図１４に示した回路は図５に示した回
路とほとんど同じであるが読出タイミング生成回路４
０′がＷＲ２を受け入れる構成となっている部分だけが
異なっている。

【００２４】図１５は、読出タイミング生成回路４０′
の具体回路例を示している。この読出タイミング生成回
路４０′においては、リセットパルスＲＥＳ４を生成す
るリセットパルス生成回路ＲＳＴ４′がＲＨとＰＢＨと
の論理積をとるアンドゲートＡ４と、Ａ４の出力とアン
ドゲートＡ５の出力との論理和を出力するオアゲートＯ
Ｒとからなっている。リセットパルス生成回路ＲＳＴ
４′は１フレームに１回の頻度でＲＨに同期したリセッ
トパルスＲＥＳ４を生成する。ＲＥＳ４が得られるのは
アントゲートＡ５の出力が“１”になるときであるが、
これについては後述する。第４カウンタＣＴ４は、図８
に示した読出タイミング生成回路４０におけると同様に
再生クロックＲＣＫを２複合Ｈライン分だけカウントし
得る深さを有し２複合ラインに相当する数の再生クロッ
クＲＣＫを数える毎に自らカウント値をクリアしてゼロ
からのカウントアップ動作を開始する。第４タイミング
発生回路ＴＧ４′も図８に示した第４タイミング発生回
路ＴＧ４と同様に作用して図９（Ｈ），（Ｉ），（Ｊ）
に示すと同様なＲＥ１，ＲＥ２，ＲＥ３を図１５
（Ｅ），（Ｆ），（Ｇ）に示す如く生成すると共に図１
５（Ａ），（Ｂ）に示す如き波形のＲＲ１，ＲＲ２を生
成する。第４タイミング発生回路ＴＧ４′は２複合Ｈラ
イン長を６等分して６つのＨライン相当区間１Ｈ〜６Ｈ
において１Ｈと６Ｈ区間において“０”であって２Ｈ〜
５Ｈにおいて“１”となるＴＭ１信号を生成し、３Ｈ及
び４Ｈ区間において“０”となり、１Ｈ及び２Ｈ並びに
５Ｈ及び６Ｈ区間において“１”となるＴＭ２信号を生
成する。ＴＭ１及びＴＭ２はＷＲ２をクロックとするラ
ッチ回路ＬＨに入力される。ラッチ回路ＬＨはＷＲ２が
０から１に変化したときのＴＭ１及びＴＭ２の値を保持
して入出力及びＹ出力とする。Ｘ出力はナンドゲートＮ
ＡＮＤ２及びアンドゲートＡ５各々の一方の入力とな
り、Ｙ出力はナンドゲートＮＡＮＤ１の一方の入力及び
アンドゲートＡ５の他方の入力となる。ナンドゲートＮ
ＡＮＤ１及びＮＡＮＤ２の他方の入力にはＲＲ１及びＲ
Ｒ２が供給される。ナンドゲートＮＡＮＤ１及びＮＡＮ
Ｄ２の出力はノアゲートＮＯＲに供給されＮＯＲの出力
は読出リセットＲＲとなる。

【００２５】図１５の回路４０′の動作を以下に説明す
る。通常再生動作時においては、フレームの先頭におい
てＰＢＦとＲＨとの論理積がＯＲを経てＲＳ４として第
４カウンタＣＴ４のリセット端子に供給される。第４カ
ウンタＣＴ４はＲＣＫをカウントして２複合Ｈライン分
のカウント値を循環的に次々と第４タイミング発生回路
ＴＧ４′に供給する。第４タイミング発生回路ＴＧ４′
は上述した如くＲＲ１，ＲＲ２，ＴＭ１，ＴＭ２，ＲＥ
１，ＲＥ２，ＲＥ３の７種類の信号を出力する。ここ
で、ＴＭ１，ＴＭ２はＷＲ２の立ち上がり時点において
ラッチされるのであるが、図７によって説明した如くＰ
ＢＦのタイミングによってリセットされるカウンタのカ
ウント値によって決定される故、ＷＲ２の立ち上りは図
１６からも明らかな如くＴＭ１が“０”となる区間であ
り、ＴＭ２は“１”であり、結局、ラッチ回路ＬＨのＸ
出力は“０”、Ｙ出力は“１”となる。

【００２６】従って、ＮＡＮＤ１がオフ状態、ＮＡＮＤ
２がオン状態となり、ＲＲ２はＴＭ２が“０”となる期
間の中央に位置しており、結果的にはＲＲはＷＲ２に対
して３Ｈライン分の遅れを有することになる。なお、こ
の場合、Ｘが“０”、Ｙが“１”なのでアンドゲートＡ
５はオフ状態となりリセットタイミング発生回路ＲＳＴ
４′は何ら影響を受けない。

【００２７】上記したことからも明らかな如く、フレー
ムの先頭においてＲＲはＷＲ２に対して３Ｈライン分だ
け遅れている訳である。そして、ＰＢＨとＲＨとによる
スピンドルサーボ動作によってスピンドルの回転位相が
維持される故、ＷＲ２は２複合Ｈライン毎に現われ、第
４タイミング発生回路ＴＧ４′から出力されるＲＲ２も
２複合Ｈラインの間隔をもって現われ、ＷＲ２はＴＭ１
が“０”となる区間に現われて、Ｘ出力は“０”となり
スピンドルサーボ動作が安定な限り、ＲＲがＷＲ２に対
して常に３Ｈライン分遅れることになる。

【００２８】ところが、サーチやスキャン等の特殊再生
が行なわれた後に通常再生に戻ったときは、前述したよ
うに、フレームの先頭が来るまで読み出し系のタイミン
グに対してＷＲ２がどの位置に来るかは定まらない。そ
こで、ＷＲ２が取り得るあらゆる場合について以下に説
明する。まず、ＷＲ２がＴＭ１の“０”となる区間に来
た場合、前述のとおりＸが“０”、Ｙが“１”となって
ＮＡＮＤ１がＯＦＦ、ＮＡＮＤ２がＯＮとなり、ＲＲ２
がＲＲとして出力される。ＷＲ２はＴＭ１が“０”とな
る区間にいるので、ＲＲはＷＲ２に対して３ライン分の
遅れを持つことになる。Ａ５はＯＦＦのままである。

【００２９】次に、ＷＲ２がＴＭ２の“０”となる区間
に来た場合、今度はＸが“１”、Ｙが“０”となり、Ｎ
ＡＮＤ１がＯＮ、ＮＡＮＤ２がＯＦＦとなる。従って、
ＮＯＲからＲＲ１がＲＲとして出力される。ＷＲ２はＴ
Ｍ２が“０”となる区間にいるので、ＷＲ２もＲＲに対
して３ライン分の遅れを持つことになる。ここで、ＷＲ
２もＲＲも２複合Ｈライン分の間隔を持つので、ＷＲ２
がＲＲに対して３ライン分の遅れを持つということはＲ
ＲがＷＲ２に対して３Ｈライン分の遅れを持つというこ
とに等しい。従って、この場合も時間軸変換はうまく動
作することができる。Ａ５はＯＦＦのままである。

【００３０】最後にＷＲ２がＴＭ１，ＴＭ２がともに
“１”となる区間に来た場合、Ｘが“１”、Ｙが“１”
となって、ＮＡＮＤ１、ＮＡＮＤ２が共にＯＦＦとなる
ため、ＮＯＲ４からとりあえずＲＲはでない。この場
合、初めてＡ５がＯＮとなりＲＳＴ４′経由でカウンタ
がリセットされる。カウンタがリセットされると、この
カウンタ値で読み出し系のタイミングが作成されるた
め、ＣＴ４はタイミングのスタート値、即ちＴＭ１が
“０”，ＴＭ２が“１”となる状態を保持し続ける。こ
の状態で次のＷＲ２が来るとＸが“０”Ｙが“１”とな
ってＡ５はＯＦＦとなるため、カウンタはリセット状態
から脱し、カウントをはじめる。また、ＮＡＮＤ１がＯ
ＦＦ、ＮＡＮＤ２がＯＮとなるため、ＮＯＲからＲＲ２
がＲＲとして出力されることになる。

【００３１】前述したとおり、ＴＧ４′はリセット状態
になった直後のＷＲ２からタイミングを送出し始めるの
で、次からＷＲ２は必ずＴＭ１が“０”の区間にくる。
ＲＲはＴＭ２が“０”となる区間の中心で出力されるの
で、この場合もＲＲはＷＲ２に対して３ライン分の遅れ
を持つこととなり、時間軸変換は正しく動作することが
できる。

【００３２】

【発明の効果】以上述べたとおり、本発明による再生装
置においては特殊再生から通常再生に戻ったとき、ＷＲ
２がいかなるタイミングで来てもＲＲとＷＲ２の時間差
を即座に３Ｈライン分とすることが出来、フレームの先
頭を待たずに正しい画像を出すことが出来るので、特殊
再生時から通常再生時に復帰してから正しい画像を映出
するまでの時間を短くできる。

【図面の簡単な説明】

【図１】本発明の前提となる高精細カラー映像信号の記
録再生方式を実行する記録装置のブロック図。

【図２】図１に示した記録装置により生成されるチャン
ネル信号の構成の一例を示す図。

【図３】図１に示した記録装置により生成されるチャン
ネル信号の構成の他の例を示す図。

【図４】本発明の前提となる高精細カラー映像信号の記
録再生方式を実行する再生装置のブロック図。

【図５】図４に示す再生装置中の時間軸圧縮変換回路の
タイミング信号生成部を示すブロック図。

【図６】図４に示す再生装置中の時間軸圧縮変換回路の
メモリ部を示すブロック図。

【図７】図５のタイミング信号生成部の書込タイミング
信号生成部のブロック図。

【図８】図５のタイミング信号生成部の読出タイミング
信号生成部のブロック図。

【図９】図５及び図６に示した再生装置の動作を示すタ
イムチャート。

【図１０】図５及び図６に示した再生装置における再生
水平同期パルスと基準同期パルスとの位相関係を例示す
るタイムチャート。

【図１１】図５及び図６に示した再生装置における書込
リセットパルスと読出リセットパルスとの正常な位相関
係を示すタイムチャート。

【図１２】図５及び図６に示した再生装置における書込
リセットパルスと読出リセットパルスとの非正常な位相
関係を示すタイムチャート。

【図１３】図１２に示した如き位相関係に書込リセット
パルスと読出リセットパルスがあるときの図５及び図６
に示した再生装置内に現われる信号のタイムチャート。

【図１４】本発明による読出タイミング信号生成部の構
成を示すブロック図。

【図１５】図１４の読出タイミング生成回路の具体回路
例を示すブロック図。

【図１６】図１４の読出タイミング信号生成部の動作を
示すタイムチャート。

Claims

【特許請求の範囲】

【請求項１】単一のカラー映像信号を表わす１つの輝
度信号と２つの色差信号とを各々時間軸伸長して伸長輝
度信号及び２つの伸長色差信号を得、前記２つの伸長色
差信号を線順次化しつつ前記伸長輝度信号と水平ライン
単位に組み合せた複合水平ラインからなる３つのチャン
ネル信号に変換した後、得られたチャンネル信号を記録
した記録媒体から演奏して得られる読取信号に基づいて
前記カラー映像信号を再生する再生装置であって、前記読取チャンネル信号から水平同期信号及びフレーム
同期信号を読取水平同期信号及び読取フレーム同期信号
として分離抽出する分離抽出手段と、前記読取水平同期信号及び前記読取フレーム同期信号に
応じてチャンネル書込信号を生成するチャンネル書込信
号生成手段と、前記読取フレーム同期信号に基づいてチャンネル読出信
号を生成するチャンネル読出信号生成手段と、前記読取水平同期信号及び読取フレーム同期信号に応じ
て前記読取チャンネル信号中の伸長輝度信号及び線順次
化伸長色差信号を前記チャンネル書込信号に応じて各チ
ャンネル毎に取り込み、前記チャンネル読出信号に応じ
て取り込んだ信号を読み出すメモリ手段と、を有し、前記チャンネル読出信号生成手段は、前記チャンネル書
込信号をも受け入れて前記チャンネル書込信号と前記チ
ャンネル読出信号との位相差を所定値に維持することを
特徴とする再生装置。