JPH0441329B2

JPH0441329B2 -

Info

Publication number: JPH0441329B2
Application number: JP58026847A
Authority: JP
Inventors: Yoshikazu Ikenoe
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1983-02-18
Filing date: 1983-02-18
Publication date: 1992-07-08
Also published as: JPS59152435A

Description

【発明の詳細な説明】技術分野本発明は複写機等における走査系を直流モータ
で往復動させる走査装置に関する。

従来技術近年、複写機の機能は増々高速化を要求されて
おり、特に、縮小複写機能を有する複写機の走査
系は複写紙搬送速度等に比べてより一層の高速化
が要求される。このために、従来のメインモータ
の駆動力をクラツチを介して伝達する方式にかえ
て直流モータによるオンオフ制御方式が提案され
ている。

直流モータの制御は一定時間或いは一定回転数
の間のオン時間を制御して速度を得るものであ
る。このオンオフ制御は測定された速度とマイク
ロコンピユータのメモリに記憶された数値にもと
づいた演算によりおこなわれるが、定速制御時は
まだしも、起動時、制動時、方向転換時の速度が
変化している時はスムーズは速度変化を達成する
ためには大量の制御データを記憶しておかなけれ
ばならず、またそれらの制御データによる制御も
非常に複雑なものになるという欠点を有してい
た。スムーズな加減速制御は走査系に極力衝撃を
与えないために是否とも必要とされる。走査系に
与える衝撃が少ない程予備移動距離も短縮でき、
走査系を軽量コンパクトなものにするとができ、
ひいては高速化を達成できるからである。

目的・要旨本発明はこのような点に鑑みてなされたもの
で、大量の記憶容量、複雑な制御を要することな
くスムーズな加減速制御をおこなうことのできる
直流モータの制御方式を用いた走査装置を提供す
ることを目的とする。

上記目的は、前記直流モータの回転に応じてパ
ルスを発生するパルス発生手段と、前記パルス発
生手段がパルスを発生する毎に所定時間の計時を
する計時手段と、加速時又は減速時における前記
直流モータへの通電を、前記計時手段が所定時間
を計時する間オフし、所定時間経過後から次のパ
ルスが発生するまでの間オンするように制御する
制御手段とによつて達成される。

前記パルスの間隔は、走査系の速度が遅いとき
は長く、走査系の速度が速くなると短くなる。従
つて、一定のオフ時間を定め残余をオン時間とす
れば、走査系の速度が遅いときはオン時間は長く
速度が速くなるとオン時間は短くなるので、加速
時においては低速度は加速度が大きく定速制御速
度に近づくに従つて加速度が小さくなり、減速時
においては高速時は制動力が小さく低速になるに
従つて大きな制動力を与えることができる。

実施例以下、本発明に係る走査装置の一実施例を添付
図面に従つて説明する。本実施例は電子写真複写
機に適用したもので、第１図において、１は照明
系を含んだ走査系、２は直流モータで、走査系１
はこの直流モータ２にて往復動、即ち矢印Ａ方向
に往動、逆方向に復動される。３はエンコーダ
で、直流モータ２の回転軸に設置され、その回転
数に比例したパルスを発生する。

４はホームスイツチであり、走査系１がホーム
ポジシヨン（走査開始位置）にあることを検出す
る。この検出信号により走査開始時に走査系１が
ホームポジシヨンにないことが検出されると走査
系１をホームポジシヨンに戻す制御がおこなわれ
る。５はブレーキスイツチで、リターン時に走査
系１が所定位置に達したことを検出し、後述する
フローチヤートでリターン時の制動開始の信号と
して用いられる。

第２図は、前記直流モータ２を制御するための
スイツチング回路を示し、該図において直流電源
Ｅはブリツジ接続されたトランジスタTr₁〜Tr₄
を介して直流モータ(2)に接続され、ダイオード
D₁〜D₄が逆起電圧のバイパスを形成するために
各トランジスタTr₁〜Tr₄と並列に接続されてい
る。

入力端子９ａは正転信号“Ｈ”、逆転信号“Ｌ”
が入力されるもので、アンドゲートAND₁の入力
側及びトランジスタTr₁のベースに接続されると
ともに、インバータＩを介してアンドゲート
AND₂の入力側及びトランジスタTr₃のベースに
接続されている。いまひとつの入力端子９ｂはオ
ン信号“Ｈ”、オフ信号“Ｌ”が入力されるもの
で、アンドゲードAND₁，AND₂の入力側に接続
されている。

また、マンドゲートAND₁の出力側はトランジ
スタTr₂のベースに、アンドゲートAND₂の出力
側はトランジスタTr₄のベースに接続されてい
る。

次に本発明の原理生命を第２図の回路の動作を
おっておこなう。原理説明のために走査系１の移
動を、第３図イに示すように、定速制御の往動か
ら減速して方向転換し加速して定速制御の往動に
連続的に移行する場合を例にとる。

定速スキヤンでは、入力端子９ａは“Ｈ”、入
力端子９ｂはエンコーダ２からのパルスの測定に
もとづきオンオフ制御される。このとき入力端子
９ｂが“Ｈ”のときはトランジスタTr₂とTr₃と
がオンしており直流電源Ｅからの電流は第２図ａ
方向に流れ、直流モータ２を往動方向に駆動す
る。

次に、往動方向で減速中の場合は、制動力を与
えるため入力端子９ａは“Ｌ”に切換えられ、入
力端子９ｂは本発明の制御方式でオンオフ制御さ
れる。即ち、直流モータ２の回転に応じて発生さ
れるエンコーダパルス毎に一定のオフ時間を設定
し、次のエンコーダパルスまでをオン時間として
制御するのである。

入力端子９ａが“Ｌ”で入力端子９ｂが“Ｌ”
の状態では、第２図でトランジスタTr₁のみがオ
ンしている。走査系１は往動方向に移動している
ので、この移動によるモーター軸の回転で直流モ
ータ２ダイオードD₃トランジスタTr₁の閉ループ
で矢印ｂ方向の逆起電圧が発生し往動方向の回転
に制動を与える。以下、この逆起電圧による制動
を回生ブレーキという。一方、入力端子９ａが
“Ｌ”で入力端子９ｂが“Ｈ”の状態では、トラ
ンジスタTr₁とTr₄がオンし、直流電源Ｅの電流
は矢印ｂ方向に流れ、直流モータ２を復動方向に
回転させようとする。この走査系１の移動方向と
反対方向に回転させて制動を与える場合を以下強
制ブレーキという。

第３図イに戻つて、減速の最初は、エンコーダ
パルスの間隔は設定されたオフ時間より短いの
で、回生ブレーキのみが働く。この回生ブレーキ
の比較的弱い制動力により走査系１は徐々に減速
され、エンコーダパルス間隔がオフ時間よりも長
くなると、回生ブレーキとともに強制ブレーキも
働き、強い制動力で減速をおこなう（第３図ロ，
ハ参照）。

このように当初は弱い制動力を与え徐々に制動
力を強めていくため非常にスムーズに減速するこ
とができる。

ちなみに、出願人の従来の提案では第３図に点
線で示すように、最初は回生ブレーキのみ（図中
Ｏ点からＡ点まで）、次に強制ブレーキのみ（図
中Ａ点からＢ点まで）としていたが、回生ブレー
キは速度が低下するにつれ制動力が弱くなるので
減速に要する時間が長くなつてしまう。一方、こ
れに比べて本発明の方式では充分短時間のうちに
減速をおこなうことができる。

減速が終了すると走査系１は復動方向に加速さ
れる。このときの回路状態は上記の減速時の状態
と全く同じであり、ただ走査系１の実際の移動方
向が異なるだけである。従って上記の入力端子９
ａが“Ｌ”で入力端子９ｂが“Ｈ”の状態は強制
的に駆動力を与え、入力端子９ａが“Ｌ”で入力
端子９ｂが“Ｌ”の状態は慣性移動の状態とな
る。

加速の初期はエンコーダパスルの間隔が長いた
め直流モータ２のオン時間も長く強い通電トルク
によつて強力に加速される。そして、速度が定速
制御速度に近づくに従つてパルス間隔は短くなつ
て加速力は徐々に弱くなる。従つて、加速時にお
いても本発明の制御方式は非常にスムーズな加速
をおこなうことができる。

このように本発明の制御方式は、減速、加速及
び方向転換時の減速から加速への連続的移行の全
てにおいてスムーズな速度変化を簡単な制御で得
ることができる。尚、上記の説明は走査開始位置
からの加速、復動から往動への方向転換及び走査
開始位置で停止する際の減速にも適用できること
は明らかである。

第４図は走査系の移動を制御するための制御回
路のブロツク図であり、該図において２０は走査
系制御用のマイクロコンピユータである。複写機
は走査系以外にも種々の制御対象を有するが、こ
れらはマクタと以下呼称する図示しないマイクロ
コンピユータで制御される。

マイクロコンピユータ２０は、セントラルプロ
セシングユニツトCPU、リードオンリーメモリ
ROM、ランダムアクセスメモリRAM、入力ポ
ートINPUT、出力ポートOUTPUT、カウンタ
Tf、タイマレジスタTwから構成され、INPUT
には前記マスタらの制御要求信号MAG，
SCAN，BRAKEが入力される。信号MAGは選
択された倍率を示し、この信号により走査速度が
設定される。信号SCANは“１”で往動を“０”
で復動を指示する。信号BRAKEは走査系１が復
動時ブレーキスイツチ５をオンする間“１”にな
るものである。

OUTPUTからはモータ駆動信号Ｄ正逆転信号
Ｆが第２図に示したスイツチング回路２１に出力
され、これにより直流モータ２の制御がおこなわ
れる。

CUPは２つの割込み端子を有しており、一方
の端子にはエンコーダ３の出力を波形整形回路２
２で整形したエンコーダパルスが入力される。他
方の端子はタイマレジスタTwと接続されてお
り、タイマレジスタTwには後述するフローチヤ
ートで説明するタイマ値Twが設定されている。
タイマレジスアTwはこのタイマ値Twと、外部
基準発振器２３の基準パルスをカウントするカウ
ンタTfの基準時刻Tfとを比較して両者が一致す
るとCPUに割込み信号を入力する。

第５図Ａ，Ｂ，Ｃはマイクロコンピユータ２０
の制御を説明するフローチヤートであり、第５図
Ａがメインルーチンを、第５図Ｂがタイマレジス
タTwによるタイマ割込みINT−Ｔのルーチン
を、第５図Ｃがエンコーダパルスによる外部割込
みINT−Ｅのルーチンを示している。

まず、第５図Ａのメインルーチンを説明する
に、ステツプでリセツトがかかるとステツプ
でモータ駆動信号Ｄを“０”にする。Ｄ＝０は第
２図のスイツチング回路で入力端子９ｂが“Ｌ”
の状態に対応し、Ｄ＝１は“Ｈ”の状態に対応す
る。

次にステツプでマスタから走査要求があるま
で待機し、走査要求が出ると（SCAN＝１）ステ
ツプで複写倍率MAGの入力し、ステツプで
複写倍率に対応した走査速度を制御するための基
準エンコーダパルス間隔Tsを計算する。この基
準エンコーダパルス間隔Tsはあらかじめ設定さ
れた等倍時のエンコーダパルス間隔Toに複写倍
率を乗じることにより得られる。

続いてステツプで正逆転信号Ｆを“１”にす
る。Ｆ＝１は第２図のスイツチング回路で入力端
子９ａが“Ｈ”の状態に対応し、Ｆ＝０は“Ｌ”
の状態に対応する。

これに続いてステツプでモータ駆動信号Ｄを
“１”にすることにより走査系１は往動を開始す
る。ステツプではエンコーダパルスと割込みル
ーチンとの同期をとるためのカウンタSYNCに
“２”をセツトし、割込みルーチンでの処理モー
ドを加速制御モード（MODE＝１）にセツトし、
続くステツプで割込みを許可する。この割込み
の許可から走査系の制御は割込みルーチンで処理
され、メインルーチンでは走査要求SCANが
“０”になるまでステツプで待機する。そして
この間に本発明の制御方式による加速制御及び通
常の定速制御がおこなわれる。SCAN＝１の時間
は複写紙サイズ、複写倍率によつてマスタ側で決
められる。

SCAN＝０になると、ステツプで速度測定モ
ード（MODE＝０）をセツトし、ステツプで
モータ駆動信号をオフし、ステツプで正逆転信
号を逆転（Ｆ＝０）にする。割込み処理を一時速
度測定のみのモードに切換えるのは、一度割込み
処理を中断すると、次の割込み処理のとき再びエ
ンコーダパルスとの同期を取らなければならない
ので制御に遅れが生じるからである。

ステツプに続いてステツプでは減速制御モ
ード（MODE＝２）がセツトされ、割込みルー
チンにて本発明による減速制御がおこなわれる。
割込みルーチンではさらに減速が完了するとモー
タをオン状態にして速度測定モードをセツトす
る。速度測定モードは速度制御をおこなわないの
で走査系フルパワーで往動される。この間メイン
ルーチンは待機しており、マスタから制動要求
（BRAKE＝１）が出されると（ステツプ）、ス
テツプでモータをオフし、正逆転信号Ｆを正転
（Ｆ＝１）に切換え、ステツプで減速制御モー
ド（MODE＝２）をセツトし、モードが速度測
定モード（MODE＝０）になるまで待機する
（ステツプ）。

速度測定モードがセツトされると、ステツプ
で割込みを禁止してステツプでモータをオフし
てステツプに戻る。

このようにメインルーチンの制御は極めてシン
プルな制御となつている。

第５図Ｂはタイマ割込みルーチンINT−Ｔを
示し、このルーチンは外部割込みルーチンINT
−Ｅで設定されるタイマ値Twのタイムアツプ毎
にメインルーチンに割込みをかけて処理させる。

タイマ割込みがかかると、まずステツプでオ
ンオフフラグONOFFの状態を判別する。オンオ
フフラグONOFFは外部割込みルーチンで設定さ
れるフラグであり、ONOFF＝１の場合はステツ
プでモータ駆動信号ＤをＤ＝０にする。一方、
ONOFF＝０の場合はステツプでモータ駆動信
号ＤをＤ＝１にする。

原理説明で言及したように、定速制御はエンコ
ーダパルス間隔の間のオン時間を制御し、本発明
に係わる制御ではエンコーダパルス間隔の間で一
定のオフ時間を設定するものである。従つて、定
速制御ではオンオフフラグはONOFF＝１にされ
ており、設定されたオン時間の経過後タイマ割込
みによりステツプでモータをオフする。

一方、本発明に係わる制御ではオンオフフラグ
はONOFF＝０にされており、一定のオフ時間の
経過後タイマ割込みによりステツプでモータ
をオンする。

次に第５図Ｃを用いて外部割込みルーチン
INT−Ｅを説明する。このルーチンはモータ２
の回転を検出するエンコーダ３からのパルスの発
生毎にメインルーチンに割込みをかけて処理され
るものである。

第５図Ｃにおいて割込みがかかると、まずステ
ツプ〓〓で、マイクロコンピユータ内の基準時刻と
なるカウンタTfの値TfをRAMの所定エリアに設
定されるレジスタTcにコピーする。従つてレジ
スアTcは今回のエンコーダパルスの発生時刻Tc
を示すことになる。

次にステツプ〓〓でカウンタSYNCの値を判定
し、零以外の場合はステツプ〓でカウント値から
「１」を減算する。

このカウンタSYNCはエンコーダパルスと割込
みルーチンの同期をとるためのもので、エンコー
ダのパルス間隔を求めるためには最低２エンコー
ダパルスを必要とするので、その間パルス間隔の
計算結果を無効にする目的で設定される。本実施
例では最初の１パルスも無視するためカウンタ
SYNCの初期値は「２」に設定される。

ステツプ〓ではエンコーダのパルス間隔Tiを
求める。

この演算はステツプ〓〓で設定された今回のエン
コーダパルス発生時刻Tcと前回のエンコーダル
パルス発生時刻Tpとの差をとることによつて得
られる。前回のエンコーダパルス発生時刻Tpは
レジスタTcと同様にRAM内に設定されるレジス
タTpに格納されており、次のステツプ〓〓で今回
のエンコーダパルス発生時刻TcをレジスタTpに
コピーすることにより更新させる。

次のステツプ〓〓〓〓〓〓ではモード判定をおこな
う。本実施例ではモードは速度測定モード
（MODE＝０）加速制御モード（MODE＝１）、
減速制御モード（MODE＝２）及び定速制御モ
ード（MODE＝３）の４種類設定されており、
MODE＝０はメインルーチン及び後述するステ
ツプ〓でセツトされ、MODE＝１，２はメイン
ルーチンでセツトされ、MODE＝３は、後述す
るステツプ〓でセツトされる。

速度測定モード（MODE＝０）の場合は、ス
テツプ〓〓〜〓〓の速度測定をおこなうだけで、すぐ
にメインルーチンにリターンする。

定速制御モード（MODE＝３）の場合は、ス
テツプ〓〓でカウンタSYNCが“０”であるかを判
定した上で目標速度に対するモータのオン時間を
演算して一時記憶レジスタTonにセツトし（ステ
ツプ〓〓）オンオフフラグONOFFを“１”にし
（ステツプ〓）、モータ駆動信号Ｄを“１”にす
る。ここでオン時間Tonは、目標速度に対応して
設定されたオン時間Ttypに、測定されたエンコ
ーダパルス間隔Tiと目標速度に対応する基準エ
ンコーダパルス間隔Tsとの差に係数Kiを乗じた
値を加算して得られる。Ttyp，Ts，Kiは復動時
においては複写倍率によつて異なつた値が用いら
れる。

このようにして求められたオン時間Tonは、ス
テツプ〓〓で現在時刻Tfに加算されてタイマレジ
スタTwにセツトされる。前記したようにタイマ
レジスタTwは現在時刻を示すカウンタTfと常時
比較されており、両者が一致したときタイマ割込
みをかけるので、タイマレジスタTwがセツトさ
れてから丁度時間Ton後にタイマ割込みがかかる
ことになり、この間モータがオンしている。

次に加速制御モード（MODE＝１）の場合は、
まずステツプ〓で同期がとれているか判定し、同
期がとれていれば測定されたエンコーダパルス間
隔Tiが目標速度に対応する基準エンコーダパル
ス間隔Ts以下になつたか、即ち、目標速度に達
したかどうか判定し（ステツプ〓〓）、YESであれ
ばモードをステツプ〓で定速制御モードに切換え
る。ステツプ〓〓〓のいずれかでNOの場合は立上
り途中とみなして一時記憶レジスタTonに設定オ
フ時間Tchoplをセツトし（ステツプ）、オンオ
フフラグONOFFを“０”に、モータ駆動信号Ｄ
を“０”に夫々セツトする。（ステツプ〓〓〓〓。

一時記憶レジスタTonにセツトされた値はステ
ツプ〓〓の演算によりタイマレジスタTwに加えら
れる。この場合はオフ時間制御であるので、タイ
マレジスタTwがセツトされてから時間Tchoplが
経過するまでの間モータはオフされる。

減速制御モード（MODE＝２）の場合は、ま
ずステツプ〓〓で同期がとれているかどうか判定
し、同期がとれていれば測定されたエンコーダパ
ルス間隔Tiが減速制御終了速度に対応するパル
ス間隔Tstop以上になつかか、即ち、走査系の速
度が減速制御終了速度以下になつたかどうか判定
し（ステツプ〓）、YESであればステツプ〓でモ
ードを速度測定モード（MODE＝０）に切換え
る。ステツプ〓〓〓のいずれかでNOの場合は減速
途中とみなして一時記憶レジスタTonに設定オフ
時間Tchop2をセツトし（ステツプ〓〓）、加速制御
モードと同様にステツプ〓〓〓〓の処理をおこなう。
これによりモータはタイマレジスタTwがセツト
されてから時間Tchop2が経過するでの間オフさ
れる。

上記のフローチヤートによつて走査系は、本発
明方式による加速制御、定速制御、本発明方式に
よる減速制御をうけてスキヤンをおこない、次に
フルパワー加速後本発明方式による減速制御をう
けてリターンしホームポジシヨンに停止する。多
数枚複写の場合はリターンの減速とスキヤンの加
速が連続しておこなわれる。いずれの場合も加減
速の制御は非常にスムーズである。

本発明に係わるオフ時間は、第５図Ｃに示す時
間Tchop1とTchop2の種類で示してあるが、時間
Tchop1は複写倍率の変更による走査速度の変更
に対応して、また、時間Tchop2は走査距離の変
更による減速開始速度の変更に対応して夫々複数
用意され最適の加減速制御をおこなうようになつ
ている。

効果以上詳述したように本発明は、走査系を直流モ
ータで往復動させる走査装置において、前記直流
モータの回転に応じてパルスを発生するパルス発
生手段と、前記パルス発生手段がパルスを発生す
る毎に所定時間の計時をする計時手段と、加速時
又は減速時における前記直流モータへの通電を、
前記計時手段が所定時間を計時す間オフし、所定
時間経過後から次のパルスが発生するまでの間オ
ンするように制御する制御手段を備えたものであ
るので、非常にスムーズな加減即制御を簡単にお
こなうことができる。

【図面の簡単な説明】

第１図は本発明を適用した走査装置の斜視図、
第２図は直流モータのスイツチング回路図、第３
図イは原理説明のための走査系の動きを示す図、
第３図ロ，ハは第３図イに対応してエンコーダパ
ルスと通電トルクを示す図、第４図は制御手段の
ブロツク図、第５図Ａ，Ｂ，Ｃは制御手段のフロ
ーチヤート図である。１……走査系、２……直流モータ、３……エン
コーダ。

Claims

【特許請求の範囲】１走査系を直流モータで往復動させる走査装置
において、前記直流モータの回転に応じてパルスを発生す
るパルス発生手段と、前記パルス発生手段がパルスを発生する毎に所
定時間の計時をする計時手段と、加速時又は減速時における前記直流モータへの
通電を、前記計時手段が所定時間を計時する間オ
フし、所定時間経過後から次のパルスが発生する
までの間オンするように制御する制御手段とを備えたことを特徴とする走査装置。２前記計時手段の計時する所定時間が、加速後
の定速制御速度及び／又は減速開始速度に応じて
変更されることを特徴とする特許請求の範囲第１
項記載の走査装置。