JPH0454951B2

JPH0454951B2 -

Info

Publication number: JPH0454951B2
Application number: JP57117313A
Authority: JP
Inventors: Yoshikazu Ikenoe
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1982-07-05
Filing date: 1982-07-05
Publication date: 1992-09-01
Also published as: JPS597357A

Description

【発明の詳細な説明】技術分野本発明は走査系を直流モータで往復移動させる
走査装置、特にその復動時の減速制御に関し、例
えば、電子複写機において原稿像を感光体上にス
リツト露光するための走査装置として使用される
ものである。

従来技術一般に、電子複写機における画像の走査系は、
原稿や複写紙のサイズあるいは複写倍率によつて
種々の走査モード、即ち走査速度、走査距離を有
する。従つて、走査装置としては、種々の走査速
度、走査距離に対して走査系が常に定位置（ホー
ムポジシヨン）で停止するように復動を制御する
必要がある。走査系の停止位置がばらつくと、走
査開始時における立上りのために予備移動距離を
十分にとる必要があり、これでは走査装置の大型
化、往復移動時間の増大等の弊害が現われるから
である。

従来では、前述のように走査系の定位置復帰を
達成するため、復動時も速度制御又は制動力制御
を行つていた。しかしながら、これでは制御が複
雑となり、特に走査モードが多種になる程制御及
び構成が複雑になる。

目的本発明はこのような欠点に鑑みてなされたもの
で、その目的は、簡単な構成で、どのような走査
モードに対しても定位置復帰が可能であるととも
に、装置毎の生産誤差、または、各装置の経年変
化等に対しても、容易に対処できる走査装置を提
供することにある。

要旨以上の目的を達成するため、本発明に係る走査
装置は、走査系の各位置での速度を検出する検出
手段と、走査系の各位置での復動時における基準
速度を各々記憶するための書き換え可能な記憶手
段と、走査系の復動時において前記検出手段によ
つて検出される各位置に対応した速度検出値と前
記記憶手段に記憶されている各位置に対応した記
憶値とを比較する比較手段と、比較手段による比
較の結果、速度検出値が記憶値以上になつたとき
制動を開始させる制動開始手段と、を備えたこと
を特徴とする。

実施例以下、本発明に係る走査装置の一実施例を添付
図面に従つて説明する。本実施例は電子複写機に
適用したもので、第１図において、１は照明系を
含んだ走査系、２は直流モータで、走査系１はこ
の直流モータ２にて往復移動、即ち矢印Ａ方向に
往動、逆方向に復動可能とされている。

３はエンコーダで、直流モータ２の回転軸に設
置され、その回転数に比例したパルスを発生する
もので、パルス数で走査系１の位置を、パルス間
隔でその位置での走査系１の速度を検出可能であ
る。４はホームスイツチで、走査系１がホームポ
ジシヨン（走査開始位置）にあるか否かを検出す
るもので、ホームポジシヨンにあるときオン信号
を発し、それ以外はオフ信号を発する。５はブレ
ーキスイツチで、走査系１に対して以下に説明す
る制御のための基準位置やテスト走査時の制動開
始位置を検出するもので、走査系１が所定位置に
達したときオン信号を発し、それ以外はオフ信号
を発する。

第２図は走査系１を往復移動させるための制御
回路を示す。６は制御の中心部であるマイクロコ
ンピユータで、制動制御のためのデータを記憶す
るための読み取り、書き込み可能なランダムアク
セスメモリ（RAM）、リードオンリーメモリ
（ROM）、８ビツト内部カウンタＣ、入出力ポー
ト（Ｉ／Ｏ）等から構成されている。

７はモータ制御回路で、マイクロコンピユータ
６からの信号により、直流モータ２に対して、定
速正転、逆転及びブレーキ動作に対応した通電を
行う。８は基準発振器で、前記エンコーダ３から
のパルス間隔を測定するための固定周波数パルス
をマイクロコンピユータ６に発する。マイクロコ
ンピユータ６ではこの基準発振器８からのパルス
を内部カウンタＣで計数し、その計数値から直流
モータ２の回転数、即ち走査系１の速度を演算す
る。

第３図は前記モータ制御回路７の具体例を示
す。直流電源Ｅはブリツジ接続されたトランジス
タTr₁〜Tr₄を介して直流モータ２に接続され、
ダイオードD₁〜D₄が逆起電圧のバイパスを形成
するために各トランジスタTr₁〜Tr₄と並列に接
続されている。

入力端子９ａは正転信号“Ｈ”、逆転信号“Ｌ”
が入力されるもので、アンドゲートAND₁の入力
側及びトランジスタTr₁のベースに接続されると
ともに、インバータＩを介してアンドゲート
AND₂の入力側及びトランジスタTr₃のベースに
接続されている。いまひとつの入力端子９ｂはオ
ン信号、“Ｈ”、オフ信号“Ｌ”が入力されるもの
で、アンドゲートAND₁，AND₂の入力側に接続
されている。

また、アンドゲートAND₁の出力側はトランジ
スタTr₂のベースに、アンドゲートAND₂の出力
側はトランジスタTr₄のベースに接続されてい
る。

以上の構成において、正転モードのときは入力
端子９ａが“Ｈ”でトランジスタTr₃がオンし、
入力端子９ｂの“Ｈ”でアンドゲートAND₁が
“Ｈ”となつてトランジスタTr₂がオンし、電流
が矢印ａ方向に流れてモータ２が正転する。ま
た、逆転モードのときは、入力端子９ａが“Ｌ”
に切換わつてトランジスタTr₁がオンし、入力端
子９ｂの“Ｈ”でアンドゲートAND₂が“Ｈ”と
なつてトランジスタTr₄がオンし、電流が矢印ｂ
方向に流れてモータ２が逆転する。

一方、ブレーキ・モードのときは、逆転状態に
おいて入力端子９ａを“Ｈ”，９ｂを“Ｌ”に切
換えてトランジスタTr₃のみをオンする。この場
合、モータ２に対する通電は断たれるが、モータ
２の回転を逆転させようとする矢印ａ方向の逆起
電圧が発生する。この逆起電圧はトランジスタ
Tr₃、モータ２、ダイオードD₁を通じて流れ、モ
ータ２の逆転に対する制動がかかることとなる。

なお、ダイオードD₁，D₂，D₃，D₄は正転中の
逆起電圧やモード切換え時に発生する逆起電圧を
カツトし、トランジスタTr₁，Tr₂，Tr₃，Tr₄に
異常電圧がかかるのを防止する。

走査系１の走査開始は、複写機の他のプロセス
例えば感光体の回転あるいは複写機の給紙と同期
して行われる。これらの他のプロセスは第２図に
は示されていない他のマイクロコンピユータによ
つて制御される。以下、このマイクロコンピユー
タをマスターと呼ぶ。第２図に示す二つの信号、
スキヤンとテストはマスターの制御と同期をとる
ための信号である。マスターでは他のプロセスの
所定のタイミングと同期させるため、マイクロコ
ンピユータ６に走査要求としてスキヤン信号又は
テスト信号を発する。スキヤン信号は実際の走査
を実行するためのもの、テスト信号はテスト走査
を実行するためのものである。ここで、テスト走
査とは走査系１の最大走査距離から復動させたと
きの最適制動状態のデータをランダムアクセスメ
モリ（RAM）に読み込むための走査をいう。テ
スト信号は電源投入時にマスターから他のプロセ
スとは独立したタイミングで入力される。

即ち、本実施例は、電源投入時に実行されるテ
スト走査にて走査系１の各位置での制動時におけ
る基準速度をエンコーダ３で検出してランダムア
クセスメモリ（RAM）に記憶させ、実際の走査
時においては、エンコーダ３での検出値と前記記
憶値とを比較し、検出値が記憶値以上になつたと
きに直流モータ２に制動をかける。走査系１の位
置はエンコーダ３のパルス数にて検出され、速度
はパルス間隔にて検出される。

前記テスト走査は電源投入ごとに実行され、ラ
ンダムアクセスメモリ（RAM）の記憶値が書き
換えられていく。制動は前述のごとく直流モータ
２の逆起電圧を利用して行われ、実際の走査時に
おける制動制御の開始位置（基準位置）は、テス
ト走査において基準速度を記憶させたときの制動
開始位置とされている。

第４図イ〜ニは前記マイクロコンピユータ６に
よる制御プログラムのフローチヤートである。以
下、このフローチヤートを参照しながら、具体的
な制御について詳述する。

マイクロコンピユータ６では、まず、電源が投
入されると、ステツプにて内部パラメータの初
期設定が行われ、その後走査開始信号待ちとな
る。走査には前述のごとくマスターからのスキヤ
ン信号によつて行われる実際の複写プロセスの一
部としての走査と、テスト信号によつて行われる
最適データ読み込みのためのテスト走査との二種
類がある。

ステツプではモードフラグを「０」にリセツ
トし、ステツプで走査開始信号がスキヤン信号
であるか否かを判定する。モードフラグは前記二
つの走査を区別するもので、「０」のとき実際の
走査を、「１」のときテスト走査を示す。ステツ
プで「YES」のときはステツプに進み、
「NO」のときはステツプでモードフラグを
「１」にセツトし、ステツプで前記走査開始信
号がテスト信号であるか否かを判定する。ステツ
プで「NO」のときはステツプに戻り、
「YES」のときはステツプに進む。即ち、ステ
ツプ〜にて走査開始信号が入るまで待機し、
走査開始信号が入ると該信号がスキヤン信号かテ
スト信号であるかを判定し、ステツプから走査
を開始する。

ステツプでは前記モータ制御回路７を定速正
転モードとする。これにて直流モータ２が定速で
正転起動され、走査系１は定速で走査（往動）を
開始する。ここでは実際の走査もテスト走査も同
じである。

走査（往動）はステツプ，，にて前記走
査開始信号待ちのときに受け付けた信号をチエツ
クすることにより行われる。即ち、ステツプに
てモードフラグが「０」か否かを判定し、
「YES」であればステツプでスキヤン信号がオ
フされるのを待つてステツプに進み、「NO」
であればステツプでテスト信号がオフされるの
を待つてステツプに進む。ステツプではモー
タ制御回路７を逆転・オンモードとする。これに
て走査系１はホームポジシヨンへの復動を開始す
る。

走査系１の復動については、まずテスト走査の
場合について説明する。

前述のごとく、ステツプにて直流モータ２の
制御が逆転・オンモードに切換えられると、前記
定速正転モードとは異なり、モータ２の回転方向
は逆となつて定速制御は行われず、電源Ｅが直接
モータ２に接続された状態となる。このとき、モ
ータ２の加速度は、電源Ｅと負荷に変化がないと
すれば、モータ２の回転によつて生じる逆起電圧
によつて回転数に比例して小さくなる。そのた
め、モータ２の回転数、即ち走査系１の速度は第
５図に示すように復帰開始から減少し、零になつ
た後復帰方向に加速していく。仮に、逆転・オン
モードを続けると、モータ２の回転数の上昇とと
もに逆起電圧も大きくなるため、加速度も減少
し、第５図中点線Ｘで示すようにある値に漸近し
ていく。

一方、マイクロコンピユータ６はステツプに
てブレーキスイツチ５がオンされるのを待ち続け
る。ステツプでブレーキスイツチ５のオンが確
認されると、スイツチにてフラグ（REQ）を
「０」にリセツトする。このフラグ（REQ）は後
述する割込み処理ルーチンとの受け渡しフラグで
あり、最適制動タイミングで「１」となる。ブレ
ーキスイツチ５はテスト走査では最適制動開始位
置のタイミングを発する機能を果し、ステツプ
でテスト走査であることを確認のうえ、ステツプ
でモータ制御回路７をブレーキモードに切換え
る。さらに、ステツプで各パラメータ（IXP），
（T₁），（Ｃ）をクリアし、ステツプで割込みを
許可する。

このテスト走査の場合、割込み処理ルーチンで
は最適制動状態でのデータの読み込みが完了する
と、割込みルーチンによりフラグ（REQ）に
「１」がセツトされる。主ルーチンではステツプ
でフラグ（REQ）が「１」にセツトされるの
を確認すると、ステツプでモータ制御回路をブ
レーキモードに設定し、ステツプでホームスイ
ツチ４がオンされるのを待つて再び走査開始信号
待ちに戻る。

復帰中に、モータ制御回路７にブレーキ信号が
出力されると、電源Ｅからの通電は断たれるが、
モータ２の回転にて発生する逆起電圧により制動
が働く。このとき加速度は、逆起電圧がモータ２
の回転に比例することから、制動を開始してから
のモータ２の回転数、即ち走査系１の速度は第５
図中曲線Ｙで示すように零に漸近していく。しか
し、走査系１の摺動面の摩擦等により小さい一定
の負の加速度も作用するため、速度が遅くなると
一次関数的に減速して停止する。実際上走査系１
はこのようにして停止する前にホームポジシヨン
に復帰し、ダンパ等にて強制的に停止させられ
る。

以上のテスト走査では、第５図に示されるよう
な減速時の走査系１の位置と速度の関係がランダ
ムアクセスメモリ（RAM）に記憶される。前記
ブレーキスイツチ５の設置位置は、走査系１がホ
ームポジシヨンに復帰したときの速度がダンパ等
の時定数に対して最適な速度となるように設定さ
れる。また、テスト走査で得られるデータを実際
の走査のすべての場合の基準とするため、このテ
スト走査における走査距離はすべての走査での最
大速度になる位置がブレーキスイツチ５以降の位
置となるように最大に設定される。

次に、実際の走査の場合について説明する。

実際の走査における復帰開始は、前述のテスト
走査と同様に、ステツプにてモータ制御回路７
に逆転・オンの信号が発せられることにより行わ
れる。しかし、制動制御はステツプで走査系１
がブレーキスイツチ５をオンするまで待つ。この
ステツプでブレーキスイツチ５のオンが確認さ
れると、ステツプでフラグ（REQ）を「０」
にリセツトするのは前記テスト走査と同様である
が、ステツプでは「NO」と判定されるために
ブレーキ信号を発することはなく、ステツプで
割込みを許可する。そして、割込み処理ルーチン
でフラグ（REQ）が「１」にセツトされるのを
ステツプにて待ち続け、ステツプが「YES」
となつたとき、ステツプでモータ制御回路７に
ブレーキ信号を発し、即ち入力端子９ｂをオフし
て制動を開始する。

その後は前記テスト走査と同様に、走査系１が
ホームポジシヨンに復帰したことをステツプで
ホームスイツチ４のオンにて確認し、再び走査開
始信号待ちに戻る。

この実際の走査において、制動開始のタイミン
グは以下のようにして決定される。

即ち、前記ステツプでブレーキスイツチ５の
オンを検出したのち、前記エンコーダ３のパルス
数とパルス間隔にて走査系１の位置と速度とを検
出し、最適制動状態つまりテスト走査時での速度
に等しいか、それよりも速くなつたときを制動開
始タイミングと判断する。

第６図はこのように制動をかけたときの走査系
１の速度変化を示し、点線はテスト走査時の速度
変化を示す。実線Ｉは等倍小サイズ複写時、実線
は縮小複写時の各実際の走査時の速度変化を示
す。なお、テスト走査の走査距離は等倍最大サイ
ズ複写時の実際の走査距離と同じに設定されてい
る。

第６図に示すように、実際の走査のうちテスト
走査よりも走査距離が短かいものでは、ブレーキ
スイツチ５を通過した時点での速度は、最適制動
動作であるテスト走査の速度に至つていない。そ
こで、ブレーキスイツチ５がオンした時点で、割
込み処理ルーチンにより現在の位置と速度とが測
定され、最適制動動作時の速度と比較される。そ
の後走査系１は加速を続け、最適制動動作時の速
度と等しくなる。このとき、割込み処理ルーチン
でフラグ（REQ）に「１」がセツトされ、主ル
ーチンに制動開始タイミングであることを知ら
せ、ステツプでブレーキ信号が出力され、制動
が開始される。その後の復帰動作は、負荷に変化
が生じない限り、制動開始時点における速度に依
存する。この場合、制動開始時点における走査系
１の速度は、最適制動動作時における同位置での
速度と等しいため、最適制動動作と同じである。

第４図ハ，ニは割込み処理パターンのフローチ
ヤートを示し、（INT−Ｅ）と（INT−Ｔ）の二
つの処理ルーチンからなる。

（INT−Ｔ）は走査系１の速度を測定するた
めの処理ルーチンである。走査系１の速度は直流
モータ２の回転数を検出するエンコーダ３からの
パルス間隔として測定される。本実施例では前述
のごとく制御手段として８ビツトカウンタＣを内
蔵したマイクロコンピユータ６を用いている。カ
ウンタＣはマイクロコンピユータ６の外部クロツ
ク端子（ECK）に入力されるパルスをカウント
し、オーバフローして零に戻ると同時にカウンタ
割込みが発生する。このとき、主ルーチンを一時
中断し、（INT−Ｔ）に処理が移行する。本実施
例では外部クロツク端子（ECK）には基準発振
器８から200KHzのクロツクパルスが入力されて
いる。このため、2⁸＝256クロツク（t_nax＝
1.28ms）ごとにカウンタ割込みが発生する。

具体的には、（INT−Ｔ）はエンコーダ３から
のパルス間隔を測定するためのインターバルタイ
マ（T_I）に前記（t_nax＝256）を加算する処理を
おこなう。このインターバルタイマ（T_I）はラ
ンダムアクセスメモリ（RAM）のレジスタの一
つである。

一方、前記（INT−Ｅ）は走査系１の位置の
測定、最適制動データの読み取り及び最適制動タ
イミングの判断を行う。まず、走査系１の位置は
次のようにして測定する。エンコーダ３からのパ
ルスは走査系１の移動量に応じて発生するため、
このパルスを計数することによりある時点からの
移動距離を知ることができる。本実施例では、計
数を開始する基準位置としてブレーキスイツチ５
をオンした位置としている。記憶しておくべきデ
ータは、最適制動動作時のものであるため、この
ように基準位置をブレーキスイツチ５のオンに対
応した位置とすることにより、処理及びデータ数
とも最小となる。また、記憶されるデータは、処
理を簡単にするために速度の値としてではなく、
エンコーダ３からのパルス間隔を内部カウンタＣ
で計数する基準発振器８のパルス数として扱つて
いる。また、走査系１の位置については、エンコ
ーダ３の基準位置〔ブレーキスイツチ５のオン〕
からのパルス数を後述するRAM（IXP）に記憶し
ている。

以下、第４図ハ，ニを参照して（INT−Ｅ）
の処理ルーチンについて説明する。

エンコーダ３からのパルスがマイクロコンピユ
ータ６の外部割込み端子（INT）に入力される
と、外部割込みが発生し、主ルーチンの処理を中
断して（INT−Ｅ）に処理が移り、前述のごと
く割込み処理ルーチン終了後、主ルーチンに制御
が戻る。また、一方の割込み処理中、他方の割込
みが発生すると、後者の割込みは前者の割込み処
理が終了するまで保留され、前者の処理終了後、
主ルーチンに制御が戻らずに、後者の割込み処理
が行われる。同時に、割込みが発生すると、カウ
ンタ割込みが優先して処理される。

まず、ステツプで走査系１がホームポジシヨ
ンに復帰してホームスイツチ４がオンとなつてい
るか否かを判定する。オンであれば現在の速度に
よらず無条件にステツプ〓〓でフラグ（REQ）を
「１」にセツトする。オフであればステツプで
インターバルタイマT_Iに現在の内部カウンタＣ
の値ｃを加算し、今回のパルス間隔を求め、T_Ic
にセツトする。従つて、インターバルタイマT_I
にはカウンタＣがｎ回オーバフローしていれば
256×ｎ＋Ｃのパルス数が入つていることとなる。
そして、インターバルタイマT_I、内部カウンタ
Ｃをクリアし、次のパルス間隔の測定を開始す
る。次にステツプでモードフラグが「１」か否
かを判定、即ち現在の走査がテスト走査か実際の
走査かを判定する。

ステツプが「YES」であれば、即ちテスト
走査の場合、ステツプにてインデツクスポイン
タ（IXP）で示されるランダムアクセスメモリ
（RAM）の現在位置を示すエリアに今回のパル
ス間隔T_Icを記憶する。次に、ステツプ〓〓にてイ
ンデツクスポインタ（IXP）に１を加えて位置を
更新し、割込み処理を終了する。インデツクスポ
インタ（IXP）はブレーキスイツチ５がオンした
時点、即ち前記主ルーチンのステツプにて
「０」にリセツトされており、エンコーダ３から
のパルスごとに１を加えていくことにより走査系
１の現時点におけるブレーキスイツチ５（基準位
置）からの距離を知ることができる。このように
して、テスト走査では、ブレーキスイツチ５から
ホームスイツチ４までの速度の変化がランダムア
クセスメモリ（RAM）に記憶される。

一方、前記ステツプが「ON」であれば、即
ち実際の走査の場合、ステツプ〓〓にて現在のパル
ス間隔T_Icと、インデツクスポインタ（IXP）で
示される現在位置での最適制動動作時のパルス間
隔RAM（IXP）と比較判定する。T_Icの方が大き
いとき、つまり現在の速度がまだ遅いときは、ス
テツプ〓〓にてインデツクスポインタ（IXP）に１
を加えて現在位置を更新し、割込処理を終了す
る。逆に、T_Icの方が小さいかあるいは等しいと
き、つまり現在の速度が最適制動動作時の速度よ
り速いか等しいとき、制動開始タイミングと判断
される。そしてステツプ〓〓にてフラグ（REQ）
を「１」にセツトし、主ルーチンに知らせ、その
後の割込み処理が不要であるため、ステツプ〓〓に
て以後の割込みが禁止される。

なお、制動開始タイミングの判断のとき、次の
ような注意が必要である。

速度を示すエンコーダ３のパルス間隔とパルス
数による位置データは、ともに離散的であり、特
に、制動開始時において加速度が大きく、エンコ
ーダ３のパルスごとに大きく変わる。そのため最
適制動タイミングを決定するとき、速度が全く一
致することは少なく、速度が最適制動動作時の速
度に近づいたかあるいは超えたかという判断とな
る。このとき、誤差が生じる。この誤差は、制動
開始タイミングが高速である程大きくなるため注
意が必要である。対策としては、速度の変化が十
分小さくなるようにサンプリング時間を短くする
こと、即ちエンコーダ３のパルス数を多くするこ
とがあげられる。

また、本発明においては、基準となる最適制動
動作時の速度変化のデータを記憶しておく必要が
ある。方法としては、マイクロコンピユータに固
定データとして記憶しておく方法と、本実施例の
ようにテスト走査により読み込む方法があげられ
る。前者の場合、テスト走査は不要となるので初
めから実際の走査を行えるが、負荷の変化等によ
り最適制動状態が記憶されているデータと差が生
じるような場合、修正が困難である。後者の場
合、実際の走査の前にテスト走査を行う必要があ
り、電源のオフによりデータが失われるようなラ
ンダムアクセスメモリ（RAM）においては、電
源オンの度にテスト走査を行う必要がある。ただ
し、電源オフによつてもデータが失われないよう
なバツクアツプ機能を有する場合は一度だけで良
い。後者の利点は負荷の変化等に対して適応性を
有することである。例えば、本実施例において
は、負荷が変化してもブレーキスイツチ５の位置
を調整してテスト走査を行うだけで、データの修
正が可能となる。

効果以上の説明で明らかなように、本発明は、走査
系の各位置での速度を検出する検出手段と、走査
系の各位置での復動時における基準速度を各々記
憶するための書き換え可能な記憶手段と、走査系
の復動時において前記検出手段によつて検出され
る各位置に対応した速度検出値と前記記憶手段に
記憶されている各位置に対応した記憶値とを比較
する比較手段と、比較手段による比較の結果、速
度検出値が記憶値以上になつたとき制動を開始さ
せる制動開始手段と、を備えたために、復動時の
速度あるいは制動力自体を制御することなく簡単
な構成で、複写倍率等による種々の走査モードに
対応して確実に最適な制御状態を得ることができ
る。

即ち、本発明では走査系の位置と速度だけで制
動開始のタイミングが定まるため、走査速度、走
査距離による修正あるいは復帰動作開始時にスプ
リングチヤージ等の補助加速手段等による修正が
不要である。また、制御手段自体も従来の位置制
御のサーボ系に比べ、復帰動作時には特別な速度
制御回路が不要であり、全体として簡単な構成と
なる。

また、前記実施例に示したように、記憶手段を
書き換え可能なメモリとすれば、複写機ごとある
いは経年変化に対して調整が容易となり、かつこ
のメモリに基準速度を記憶させるためのテスト走
査を行うようにすれば、常時最適な制動状態を得
ることができる。また、検出手段として走査系の
移動に応じてパルスを発生するエンコーダを用
い、基準位置からのパルス数で走査系の位置を、
パルス間隔で該基準位置での走査系の走査を検出
するようにすれば、一つの検出手段にて走査系の
位置と速度を検出でき、両者を別の機器で検出し
て相関させる必要が省かれる。さらに、前記基準
位置を記憶手段に基準速度を記憶させたときの制
動開始位置とすれば、最低限必要なデータのみを
記憶手段に記憶させることとなり、記憶容量が少
なくて済む利点を有する。

【図面の簡単な説明】

図面は本発明に係る走査装置の一実施例を示
し、第１図は走査系の斜視図、第２図は制御手段
のブロツク図、第３図はモータ制御回路図、第４
図イ〜ニは制御手段のフローチヤート図、第５図
はテスト走査の復動時における走査系の速度変化
を示すグラフ、第６図は実際の走査時における走
査系の速度変化を示すグラフである。１……走査系、２……直流モータ、３……エン
コーダ、４……ホームスイツチ、５……ブレーキ
スイツチ、６……マイクロコンピユータ、７……
モータ制御回路、８……基準発振器。

Claims

【特許請求の範囲】１走査系をモータにより、往動時は所定速度で
定速移動させ、復動時は加速的に復動させた後、
所定の制動をかけて走査開始位置に停止させる走
査装置において、走査系の各位置での速度を検出する検出手段
と、走査系の各位置での復動時における基準速度を
各々記憶するための書き換え可能な記憶手段と、走査系の復動時において前記検出手段によつて
検出される各位置に対応した速度検出値と前記記
憶手段に記憶されている各位置に対応した記憶値
とを比較する比較手段と、比較手段による比較の結果、速度検出値が記憶
値以上になつたとき制動を開始させる制動開始手
段と、を備えたことを特徴とする走査装置。２前記記憶手段に記憶される基準速度が、複写
に先立つ往復動において、前記検出手段により検
出された速度である特許請求の範囲第１項記載の
走査装置。