JPH0441381Y2 - - Google Patents

Info

Publication number
JPH0441381Y2
JPH0441381Y2 JP1985155730U JP15573085U JPH0441381Y2 JP H0441381 Y2 JPH0441381 Y2 JP H0441381Y2 JP 1985155730 U JP1985155730 U JP 1985155730U JP 15573085 U JP15573085 U JP 15573085U JP H0441381 Y2 JPH0441381 Y2 JP H0441381Y2
Authority
JP
Japan
Prior art keywords
power
switch
flop
flip
lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985155730U
Other languages
English (en)
Other versions
JPS6266327U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985155730U priority Critical patent/JPH0441381Y2/ja
Publication of JPS6266327U publication Critical patent/JPS6266327U/ja
Application granted granted Critical
Publication of JPH0441381Y2 publication Critical patent/JPH0441381Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案はオフイスコンピユータやパーソナルコ
ンピユータなどをふくむデータ処理装置におい
て、オペレータの誤操作から該データ処理装置の
電源スイツチを断とすること防止する電源断回路
の改良に関する。
(従来の技術) オフイスコンピユータ、パーソナルコンピユー
タなどの低価格なデータ処理装置では、オペレー
タの誤操作による電源断を防止するため、第3図
又は第4図のような方法が取られてきた。
第3図aでは当該データ処理装置の電源スイツチ
を装置のサイドパネル、又は後面パネルに取付け
て電源スイツチを容易に操作できなくすることに
より、誤操作による電源断を防止するものであ
る。又第3図bは電源投入切断をキースイツチで
行うもので、電源投入後キーを抜いておくことに
より、第3者の誤操作による電源断を防止するも
のである。
しかし、第3図a又はbの方式では、システム
が稼動中で、たとえば長時間にわたつてフアイル
の更新作業を実行中の場合等でも電源断の操作は
常に有効であるため、オペレータの状況判断の誤
り、すなわち処理を実行中にも拘らず完了したと
判断した等により電源断されることがあつた。そ
こで最近では、ソフトウエアにより電源断ロツク
を行い、システムが稼動中で処理を継続している
間は電源スイツチの誤操作による電源断を防止す
る装置が出現した。
第4図は従来のプログラムによる電源断装置の
実施例である。第4図aで、1は電源装置、2は
データ処理装置の制御部、3は電源投入スイツ
チ、6は電源断スイツチである。電源投入スイツ
チ3は、制御部2でOV(グランド)レベルに接
続されているため、常に有効であり、押下により
電源が投入される。
電源断スイツチ6は、電源断ロツク制御部14
に接続されているため、制御部14の動作により
電源断の有効、無効が決定される。
第4図bは電源断ロツク制御部14の構成例で
あり、15は当該データ処理装置の中央処理装
置、7は中央処理装置のアドレスバス、8はデー
タバス、9は中央処理装置がデータをリードする
ための信号ライン(IOR…I/O READ)、1
0は同じくデータを出力するための信号ライン
(IOW…I/O WRITE)である。11は命令
デコーダであり、アドレスバス7と信号ライン1
0に接続されてプログラムによる電源断ロツクセ
ツト、及び電源断ロツクセツト命令をデコードす
るものである。
12はデコーダ11によりデコードされた電源
断ロツクセツト信号であり、電源断ロツクフリツ
プフロツプ4のセツト入力端子に接続されてい
る。13は同じく電源断ロツクフリツプフロツプ
4のリセツト信号であり、フリツプフロツプ4の
リセツト入力端子に接続されている。フリツプフ
ロツプ4の出力は、トランジスタ5のベースに
接続されており、そのコレクタは電源断スイツチ
6に接続されている。従つてプログラムにより、
電源断ロツクフリツプフロツプ4がセツトされる
と、該フリツプフロツプ4の出力が0(ローレ
ベル)となり、トランジスタ5がオフとなる。従
つて、該トランジスタ5と直列に接続される電源
断スイツチ6の押下は無効となつて、電源断スイ
ツチ6の誤操作による電源断が防止される。
電源断ロツクの解除はプログラムによる電源断
ロツクリセツト命令により電源断ロツクフリツプ
フロツプ4をリセツトすることにより行われる。
又、システムの電源投入時にはシステムのリセツ
ト信号がフリツプフロツプ4のクリア端子に入力
されるためフリツプフロツプ4がリセツト状態と
なり電源断スイツチ6は有効となつている。
尚、以上説明したようなプログラムによる電源
断ロツク回路を有するデータ処理装置では、
CPUが暴走し、プログラム制御が利かなくなつ
た場合、これに伴つて電源断スイツチを有効/無
効とする電源断ロツクフリツプフロツプがセツト
されて制御が利かなくなつた場合には、電源断ス
イツチの機能が無効となり電源断ができなくな
る。システムの異常状態又は火災発生などによ
り、緊急に電源断としたい場合の対策が施されて
いる。従来のこの種の対策としては、電源のブレ
ーカをオフするか、又は第4図aのスイツチ20
のごとく、電源断スイツチ6と並列に一端が接地
されて操作が常に有効となるスイツチをもうける
ものである。スイツチ20は誤操作による電源断
を防止するため、通常操作する一般の操作スイツ
チとは別の操作パネルに取付けられている。
(考案が解決しようとする問題点) しかしながら、第4図に示す従来の技術では、
緊急時に強制的に電源断とするための専用スイツ
チが特別に必要となり、装置のコスト上昇及び操
作部の美観を損なうという欠点を有していた。又
ブレーカ等による電源断では、多くの場合、ブレ
ーカは装置の後面に取付けられているため、操作
性が悪くなる欠点があつた。
本考案は上記欠点を改善することを目的とす
る。
(問題点を解決するための手段) 上記目的を達成するための本考案の特徴は、手
動操作の電源投入スイツチと電源断スイツチを有
し、プログラム制御により電源断スイツチの操作
の有効/無効を制御する電源断ロツクフリツプフ
ロツプを具備するデータ処理装置の電源断回路に
おいて、電源断ロツクフリツプフロツプのクリア
端子には、データ処理装置のシステムをリセツト
するリセツト信号と、動作開始スイツチの押下に
より電源投入後の動作開始プログラムのロードを
動作開始制御部ロジツクに指示する指示信号とが
ゲートを介して供給され、電源断ロツクフリツプ
フロツプがセツトされ、電源断スイツチの押下が
無効の場合でも、動作開始スイツチの押下による
指示信号がゲートを介して電源断ロツクフリツプ
フロツプのクリア端子に供給され、電源断ロツク
フリツプフロツプがリセツトされ、電源断スイツ
チを強制的に有効にし、電源断スイツチと動作開
始スイツチを同時に押下することにより電源を断
とするデータ処理装置の電源断回路にある。
(作用) 電源断スイツチはフリツプフロツプによりオ
ン/オフを制御されるスイツチングトランジスタ
を介して接地される。そしてフリツプフロツプは
プログラム動作によりそのオン/オフを制御され
ると共に、データ処理装置の動作開始スイツチ又
はレデイススイツチによりリセツトされる。ここ
でフリツプフロツプがオフのときは前記スイツチ
ングトランジスタはオンとなり、電源断スイツチ
が有効となるが、フリツプフロツプがオンのとき
はスイツチングトランジスタがオフなので、電源
断スイツチは無効となる。
緊急時には動作開始スイツチ又はレデイスイツ
チを押下すればフリツプフロツプがオフになつて
電源断スイツチが有効となる。
(実施例) 第1図は本考案を適用したプログラムによる電
源断ロツク制御部である。11は命令デコーダで
あり第4図bで説明したようにデータ処理装置に
内蔵されている中央処理装置のアドレスバスに接
続されて電源断ロツクセツト及び電源断ロツクリ
セツト命令をデコードするものである。12は命
令デコーダ11によりデコードされた電源断ロツ
クセツト信号であり、電源断ロツクフリツプフロ
ツプ4のセツト入力端子に接続されている。13
は電源断ロツクフリツプフロツプ4のリセツト信
号であり、フリツプフロツプ4のリセツト入力端
子に接続されている。フリツプフロツプ4の出
力はトランジスタ5のベースに接続されており、
そのコレクタは電源断スイツチ6に接続されてい
る。プログラムにより電源断ロツクフリツプフロ
ツプ4がセツトされるとフリツプフロツプ4の
が0(ローレベル)となり、トランジスタ5がオ
フとなるので電源断スイツチ6の押下が無効とな
り、誤操作による電源断が防止できる。電源断ロ
ツクの解除はプログラムによる電源断ロツクフリ
セツト命令により電源断ロツクフリツプフロツプ
4をリセツトすることにより行われる。又、シス
テムの電源投入時はシステムのリセツト信号がゲ
ート24を通してフリツプフロツプ4のクリア端
子に入力されるのでフリツプフロツプ4は電源投
入時にリセツトされ、電源断スイツチは有効とな
つている。
ところで、一般にデータ処理装置は電源投入後
の動作開始を行うために、動作開始又はIPL
(Initial Program Loader)と呼ばれるスイツチ
を有している。第1図において20は動作開始ス
イツチを示し、その押下により動作開始制御部ロ
ジツク22が動作してシステムプログラムのロー
ドが行なわれる。
本考案によると、動作開始スイツチ20の一端
はリセツト信号と共にゲート24に入力され、該
ゲート24の出力によりフリツプフロツプ4がリ
セツトされる。従つて本考案によれば1度システ
ムが稼動されて電源断ロツクフリツプフロツプ4
がセツトされ、電源断スイツチの押下が無効(電
源断ロツク中)の場合でも、動作開始スイツチ2
0の押下により、ゲート24を通じてリセツト信
号が電源断ロツクフリツプフロツプ4のクリア入
力端子に入力されて、フリツプフロツプ4がリセ
ツトされる。そこで、電源断ロツク中であつて
も、オペレータは電源断スイツチ6と動作開始ス
イツチ20を同時に押下することにより、電源を
断とすることができる。なお動作開始スイツチは
押下によりシステムがリセツトされて初期状態と
なるので通常は誤操作により簡単に操作できない
場所に取付けられている。
第2図は動作開始スイツチの取付実装の実施例
であり、30はデータ処理装置本体、3は電源投
入スイツチ、6は電源断スイツチ、32はカバー
付きのボツクスであり、この中に動作開始スイツ
チ20など通常のオペレーシヨンで誤操作により
押下されたくないスイツチ類が収納されている。
従つて通常の運用状態においては、動作開始ス
イツチはカバーで保護されているため、オペレー
タの安易な操作により電源断ロツクが解除される
ことを防ぐことができる。
尚、以上は動作開始(IPL)スイツチにより電
源断ロツクを解除する実施例について説明した
が、本考案によれば電源断ロツクフリツプフロツ
プをリセツトするためのリセツト信号が送出され
るスイツチであればどのような目的のスイツチで
も可能でありシステムをリセツトするためのレデ
イ(READY)スイツチなどでも同様に機能させ
ることができる。
(考案の効果) 以上説明したように本考案によればデータ処理
装置が動作中であり、電源断ロツク回路により当
該装置の電源断スイツチが無効(電源断ロツク
中)の時でも、緊急事態等により当該装置の電源
を即時に断とする場合には、当該装置の動作開始
スイツチ(IPLなど)と電源断スイツチを同時に
押下することにより電源断ロツクが解除される。
そして電源断ロツク解除のための専用スイツチ及
び配線が不要であるので従来に比べてコスト低減
が可能である。又、専用スイツチが不要となるの
で操作部の外観をそこなうことがなくなる効果も
期待できる。
【図面の簡単な説明】
第1図は本考案による電源断回路、第2図は本
考案による各スイツチの実施例、第3図と第4図
は従来の電源断装置である。 1……電源、2……制御部、3……電源投入ス
イツチ、5……スイツチングトランジスタ、6…
…電源断スイツチ、7……アドレスバス、8……
データバス、9……信号ライン、10……信号ラ
イン、11……命令デコーダ、14……電源断ロ
ツク制御部、15……中央処理装置、20……動
作開始スイツチ、22……動作開始制御部ロジツ
ク、24……ゲート、30……データ処理装置本
体、32……カバー付ボツクス。

Claims (1)

  1. 【実用新案登録請求の範囲】 手動操作の電源投入スイツチ3と電源断スイツ
    チ6を有し、プログラム制御により前記電源断ス
    イツチ6の操作の有効/無効を制御する電源断ロ
    ツクフリツプフロツプ4を具備するデータ処理装
    置の電源断回路において、 前記電源断ロツクフリツプフロツプ4のクリア
    端子には、データ処理装置のシステムをリセツト
    するリセツト信号と、動作開始スイツチ20の押
    下により電源投入後の動作開始プログラムのロー
    ドを動作開始制御部ロジツク22に指示する指示
    信号とがゲート24を介して供給され、 電源断ロツクフリツプフロツプ4がセツトさ
    れ、電源断スイツチ6の押下が無効の場合でも、
    動作開始スイツチ20の押下による前記指示信号
    がゲート24を介して電源断ロツクフリツプフロ
    ツプ4のクリア端子に供給され、電源断ロツクフ
    リツプフロツプ4がリセツトされ、電源断スイツ
    チ6を強制的に有効にし、電源断スイツチ6と動
    作開始スイツチ20を同時に押下することにより
    電源を断とすることを特徴とするデータ処理装置
    の電源断回路。
JP1985155730U 1985-10-14 1985-10-14 Expired JPH0441381Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985155730U JPH0441381Y2 (ja) 1985-10-14 1985-10-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985155730U JPH0441381Y2 (ja) 1985-10-14 1985-10-14

Publications (2)

Publication Number Publication Date
JPS6266327U JPS6266327U (ja) 1987-04-24
JPH0441381Y2 true JPH0441381Y2 (ja) 1992-09-29

Family

ID=31076693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985155730U Expired JPH0441381Y2 (ja) 1985-10-14 1985-10-14

Country Status (1)

Country Link
JP (1) JPH0441381Y2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57159316A (en) * 1981-03-27 1982-10-01 Fujitsu Ltd Power supply interrupting system
JPS59168527A (ja) * 1983-03-16 1984-09-22 Sharp Corp 電源制御方式

Also Published As

Publication number Publication date
JPS6266327U (ja) 1987-04-24

Similar Documents

Publication Publication Date Title
JPH0113573B2 (ja)
JPS6349814B2 (ja)
JPH03119416A (ja) コンピュータシステム
JP3015388B2 (ja) 電源用モノリシック集積回路
JPH05189005A (ja) 切替制御装置
JPH09282896A (ja) フラッシュメモリデータ保護装置および方法
JP2547411B2 (ja) 端末装置のセキュリティ保護方法
JP2517563B2 (ja) デ−タ処理装置
JPH01298420A (ja) 情報処理装置のパワーオフ方式
JPH11161519A (ja) リセット装置
JP2834960B2 (ja) 電源制御装置
JPS6055423A (ja) 電子機器用操作制御装置
JPS6055420A (ja) 電源制御方式
JP3341165B2 (ja) プログラマブルコントローラ
JPH04127214A (ja) 電源制御方式
KR100295325B1 (ko) 피씨의주변기기착탈장치및착탈방법
JP2679629B2 (ja) コンピュータシステム
JPS6446769A (en) Image processor
JPH09223099A (ja) コンピュータ
KR960038560A (ko) 컴퓨터의 데이타 손실방지를 위한 전원 제어방법과 장치
JPH06324770A (ja) 増設機器を備えた制御装置
JPS605342A (ja) 命令制御方式
JPS62170792A (ja) パツケ−ジ型圧縮機の保護装置
JPH0519885A (ja) 電子機器
JPS59109948A (ja) 情報処理装置