JPH0441386Y2 - - Google Patents
Info
- Publication number
- JPH0441386Y2 JPH0441386Y2 JP1987162235U JP16223587U JPH0441386Y2 JP H0441386 Y2 JPH0441386 Y2 JP H0441386Y2 JP 1987162235 U JP1987162235 U JP 1987162235U JP 16223587 U JP16223587 U JP 16223587U JP H0441386 Y2 JPH0441386 Y2 JP H0441386Y2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switches
- signal
- cursor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、図形、キヤラクタ等の情報を入力す
るデジタイザ、タブレツト等の入力装置のカーソ
ルに関するものであつて、特にカーソルに配置さ
れた複数のスイツチにかんするものである。
るデジタイザ、タブレツト等の入力装置のカーソ
ルに関するものであつて、特にカーソルに配置さ
れた複数のスイツチにかんするものである。
（従来の技術）
従来の入力装置用カーソルのスイツチは、夫々
のスイツチが機械的動作により、電気的に導通、
非導通状態として使用していた。
のスイツチが機械的動作により、電気的に導通、
非導通状態として使用していた。
（考案が解決しようとする問題点）
従来のカーソルでは、夫々のスイツチが機械的
動作により、電気的に導通、非導通となされてい
ることより、同時に２ケのスイツチが押されて導
通状態になると、各スイツチの優先順位を個別に
設定しておかなければならず、また、カーソルと
制御装置との接続ケーブルには、スイツチ用信号
線の数が少なくとも共通電位としてのスイツチの
数に１を加えた本数が必要であり、カーソルと制
御装置との接続ケーブルが太くなり操作性が悪く
なるという問題点があつた。
動作により、電気的に導通、非導通となされてい
ることより、同時に２ケのスイツチが押されて導
通状態になると、各スイツチの優先順位を個別に
設定しておかなければならず、また、カーソルと
制御装置との接続ケーブルには、スイツチ用信号
線の数が少なくとも共通電位としてのスイツチの
数に１を加えた本数が必要であり、カーソルと制
御装置との接続ケーブルが太くなり操作性が悪く
なるという問題点があつた。
（問題点を解決するための手段）
本考案は上記従来の問題点を解決するものとし
て、座標軸方向に配列された複数の電極線を有す
るタブレツトの電極線に印加されたパルスを検出
する検出電極と、該検出電極からの検出信号と切
換えられて入力される複数のスイツチを有する入
力装置用カーソルであつて、前記複数のスイツチ
が電流加算回路により構成された入力装置用カー
ソルを提案するものである。
て、座標軸方向に配列された複数の電極線を有す
るタブレツトの電極線に印加されたパルスを検出
する検出電極と、該検出電極からの検出信号と切
換えられて入力される複数のスイツチを有する入
力装置用カーソルであつて、前記複数のスイツチ
が電流加算回路により構成された入力装置用カー
ソルを提案するものである。
（作用）
本考案は、カーソルに配置された複数のスイツ
チを電流加算回路で構成し演算増幅器と接続した
ので、複数のスイツチの押圧状況の確認は電流値
から変換した電圧値により行なわれる。
チを電流加算回路で構成し演算増幅器と接続した
ので、複数のスイツチの押圧状況の確認は電流値
から変換した電圧値により行なわれる。
（実施例）
以下本考案を添付図面を参照して説明する。第
２図に本考案のカーソルを使用したシステムの全
体ブロツク図を示す。タブレツト１にはＸ軸とＹ
軸方向に夫々複数の電極線ＸとＹが配置され、こ
れ等電極線Ｘ，Ｙは夫々の座標方向毎にドライバ
２，３に接続され、制御回路１２に制御されたゲ
ート４を介して順次パルスが印加される。このタ
ブレツト１の各電極線Ｘ，Ｙと容量結合する検出
電極５０１（第１図参照）で検出した信号は増幅
器７を介してスイツチ８の一方の端子８０１に印
加される。更にスイツチ部６の各スイツチSW
１，SW２，SW３，SW４のオン・オフによる電
流がフイードバツク抵抗ｒ５を介して演算増幅器
６０１の端子に接続され、フイードバツク抵抗ｒ
５で誘起された電圧VOがスイツチ８の他方の端
子８０２に印加される。スイツチ８は制御回路１
２に制御された切換駆動回路１１を介して共通端
子８０３と８０１か８０２の何れかが接続され
る。ここで、スイツチ部６の各スイツチのオン・
オフについて説明すると、電源電圧Vccから本実
施例では４ケのスイツチSW１，SW２，SW３，
SW４が並列に接続され、各スイツチSW１，SW
２，SW３，SW４の他端には、夫々抵抗値を変
えた抵抗ｒ１，ｒ２，ｒ３，ｒ４が接続され、各
抵抗ｒ１，ｒ２，ｒ３，ｒ４の他端は演算増幅器
６０１の一方の端子に接続されている。演算増幅
器６０１の他方の端子は基準電圧VR６０２に接
続される。例としてスイツチSW１をオンにする
と、抵抗ｒ１に流れる電流I1は演算増幅器６０１
のイマジナルシヨート及び入力抵抗が無限大であ
ることからI1＝（Vcc−VR）／ｒ１となる。この
電流I1が抵抗ｒ５に流れるので、抵抗ｒ５の両端
間にはVO＝ｒ５（Vcc−VR）／ｒ１の電圧が誘
起される。他のSW２，SW３，SW４に対しても
同様の関係式から電流I2，I3，I4が流れ、抵抗r5
に電圧VOが誘起される。また、スイツチSW１
とSW４とが同時にオンになつた場合には、抵抗
R5に流れる電流はI1＝（Vcc−VR）／ｒ１とI4＝
（Vcc−VR）／r4とが加算されたものとなり、
VO＝ｒ５（１／ｒ１＋１／ｒ４）（Vcc−VR）
の電圧が誘起されることになる。更に全スイツチ
SW１，SW２，SW３，SW４がオンになつた場
合には、（１／ｒ１＋１／ｒ２＋１／ｒ３＋１／
ｒ４）（Vcc−VR）の電流がr5に流れることにな
る。これは各抵抗ｒ１，ｒ２，ｒ３，ｒ４によつ
て決められた各電流I1，I2，I3，I4の加算された
ものが抵抗ｒ５に流れることであり、各電流I1，
I2，I3，I4の比を任意に、例えば１：２：４：８
のように重み付けを行なえばスイツチ４ケで24＝
16段階の電流を表現することができる。更に基準
電圧VR、フイードバツク抵抗ｒ５を任意に設定
することにより出力電圧VOを判別し易いように
可変とすることもできるものである。
２図に本考案のカーソルを使用したシステムの全
体ブロツク図を示す。タブレツト１にはＸ軸とＹ
軸方向に夫々複数の電極線ＸとＹが配置され、こ
れ等電極線Ｘ，Ｙは夫々の座標方向毎にドライバ
２，３に接続され、制御回路１２に制御されたゲ
ート４を介して順次パルスが印加される。このタ
ブレツト１の各電極線Ｘ，Ｙと容量結合する検出
電極５０１（第１図参照）で検出した信号は増幅
器７を介してスイツチ８の一方の端子８０１に印
加される。更にスイツチ部６の各スイツチSW
１，SW２，SW３，SW４のオン・オフによる電
流がフイードバツク抵抗ｒ５を介して演算増幅器
６０１の端子に接続され、フイードバツク抵抗ｒ
５で誘起された電圧VOがスイツチ８の他方の端
子８０２に印加される。スイツチ８は制御回路１
２に制御された切換駆動回路１１を介して共通端
子８０３と８０１か８０２の何れかが接続され
る。ここで、スイツチ部６の各スイツチのオン・
オフについて説明すると、電源電圧Vccから本実
施例では４ケのスイツチSW１，SW２，SW３，
SW４が並列に接続され、各スイツチSW１，SW
２，SW３，SW４の他端には、夫々抵抗値を変
えた抵抗ｒ１，ｒ２，ｒ３，ｒ４が接続され、各
抵抗ｒ１，ｒ２，ｒ３，ｒ４の他端は演算増幅器
６０１の一方の端子に接続されている。演算増幅
器６０１の他方の端子は基準電圧VR６０２に接
続される。例としてスイツチSW１をオンにする
と、抵抗ｒ１に流れる電流I1は演算増幅器６０１
のイマジナルシヨート及び入力抵抗が無限大であ
ることからI1＝（Vcc−VR）／ｒ１となる。この
電流I1が抵抗ｒ５に流れるので、抵抗ｒ５の両端
間にはVO＝ｒ５（Vcc−VR）／ｒ１の電圧が誘
起される。他のSW２，SW３，SW４に対しても
同様の関係式から電流I2，I3，I4が流れ、抵抗r5
に電圧VOが誘起される。また、スイツチSW１
とSW４とが同時にオンになつた場合には、抵抗
R5に流れる電流はI1＝（Vcc−VR）／ｒ１とI4＝
（Vcc−VR）／r4とが加算されたものとなり、
VO＝ｒ５（１／ｒ１＋１／ｒ４）（Vcc−VR）
の電圧が誘起されることになる。更に全スイツチ
SW１，SW２，SW３，SW４がオンになつた場
合には、（１／ｒ１＋１／ｒ２＋１／ｒ３＋１／
ｒ４）（Vcc−VR）の電流がr5に流れることにな
る。これは各抵抗ｒ１，ｒ２，ｒ３，ｒ４によつ
て決められた各電流I1，I2，I3，I4の加算された
ものが抵抗ｒ５に流れることであり、各電流I1，
I2，I3，I4の比を任意に、例えば１：２：４：８
のように重み付けを行なえばスイツチ４ケで24＝
16段階の電流を表現することができる。更に基準
電圧VR、フイードバツク抵抗ｒ５を任意に設定
することにより出力電圧VOを判別し易いように
可変とすることもできるものである。
スイツチ８の共通端子８０３から送出された信
号はホールド回路９に印加され、この印加された
信号をホールドしアナログーデジタルコンバータ
１０でデジタル化され制御回路１２へ印加され
る。制御回路１２は、スイツチ８の切換えを行な
いながら、その切換えた信号（タブレツト１座標
位置信号とスイツチ部６の電位）に応じて演算処
理を行なうものである。この制御回路１２の演算
処理については本考案の要旨外なので説明を省略
する。
号はホールド回路９に印加され、この印加された
信号をホールドしアナログーデジタルコンバータ
１０でデジタル化され制御回路１２へ印加され
る。制御回路１２は、スイツチ８の切換えを行な
いながら、その切換えた信号（タブレツト１座標
位置信号とスイツチ部６の電位）に応じて演算処
理を行なうものである。この制御回路１２の演算
処理については本考案の要旨外なので説明を省略
する。
次に、実際の操作について、第３図のフローチ
ヤートを参照して説明する。制御回路１２により
スイツチ８の共通端子８０３は端子８０１と８０
２の何れかと接続されている。ここで制御回路１
２に印加された信号が検出電極５０１で検出した
信号かスイツチSW１，SW２，SW３，SW４の
少なくとも１ケがオンになつた信号かを判断する
（Ｓ１）。ここで何れの信号も検出されない場合は
別処理（Ｓ８）へ移行し、制御回路１２の他の処
理が行なわれる。ステツプ１（Ｓ１）で信号が検
出されるとホールド回路９において、検出した信
号の電位をホールドし（Ｓ２）、アナログーデジ
タルコンバータ１０でデジタル化して（Ｓ３）、
制御回路１２へ印加する（Ｓ４）。印加された信
号がタブレツト１からの座標信号か、スイツチ
SW１，SW２，SW３，SW４の何れかがオンに
なつたのかを判断し（Ｓ５）、座標信号の場合は
座標位置を演算し（Ｓ６）、スイツチがオンの場
合にはどのスイツチがオンなのかをチエツクし
（Ｓ７）、ステツプ１に戻る。
ヤートを参照して説明する。制御回路１２により
スイツチ８の共通端子８０３は端子８０１と８０
２の何れかと接続されている。ここで制御回路１
２に印加された信号が検出電極５０１で検出した
信号かスイツチSW１，SW２，SW３，SW４の
少なくとも１ケがオンになつた信号かを判断する
（Ｓ１）。ここで何れの信号も検出されない場合は
別処理（Ｓ８）へ移行し、制御回路１２の他の処
理が行なわれる。ステツプ１（Ｓ１）で信号が検
出されるとホールド回路９において、検出した信
号の電位をホールドし（Ｓ２）、アナログーデジ
タルコンバータ１０でデジタル化して（Ｓ３）、
制御回路１２へ印加する（Ｓ４）。印加された信
号がタブレツト１からの座標信号か、スイツチ
SW１，SW２，SW３，SW４の何れかがオンに
なつたのかを判断し（Ｓ５）、座標信号の場合は
座標位置を演算し（Ｓ６）、スイツチがオンの場
合にはどのスイツチがオンなのかをチエツクし
（Ｓ７）、ステツプ１に戻る。
他の実施例としてスイツチ部１３を演算増幅器
以外で電流加算回路を構成したものを第４図に示
す。電源Vccには定電流素子１４，１５，１６，
１７が接続され、各定電流素子１４，１５，１
６，１７の他端には第１の実施例と同様に夫々ス
イツチSW１，SW２，SW３，SW４が接続され、
各スイツチSW１，SW２，SW３，SW４の他端
側は接地抵抗ｒの一端を介して出力端子VOとな
されている。この回路においても定電流I1，I2，
I3，I4の比を１：２：４：８の重み付けをするこ
とにより、抵抗ｒの両端にはVO＝（I1＋I2＋I3＋
I4）ｒの電位差が生じ、最大VO＝16（I1）とな
る。但し、この場合VOの負荷にはＲ＜＜Ｚの必
要がある。
以外で電流加算回路を構成したものを第４図に示
す。電源Vccには定電流素子１４，１５，１６，
１７が接続され、各定電流素子１４，１５，１
６，１７の他端には第１の実施例と同様に夫々ス
イツチSW１，SW２，SW３，SW４が接続され、
各スイツチSW１，SW２，SW３，SW４の他端
側は接地抵抗ｒの一端を介して出力端子VOとな
されている。この回路においても定電流I1，I2，
I3，I4の比を１：２：４：８の重み付けをするこ
とにより、抵抗ｒの両端にはVO＝（I1＋I2＋I3＋
I4）ｒの電位差が生じ、最大VO＝16（I1）とな
る。但し、この場合VOの負荷にはＲ＜＜Ｚの必
要がある。
尚、検出電極についてはタブレツトとの容量結
合方式、スイツチについては４ケで説明したが、
本考案はこの実施例に限定されるものではなく、
カーソルで位置情報を検出するもの、スイツチも
５ケ以上でも実現できるもである。
合方式、スイツチについては４ケで説明したが、
本考案はこの実施例に限定されるものではなく、
カーソルで位置情報を検出するもの、スイツチも
５ケ以上でも実現できるもである。
（考案の効果）
本考案は叙上のような構成となしたので、カー
ソルのスイツチが導通状態になつても各々のスイ
ツチの電流の重み付けによりオン・オフの状態を
判断することができ、接続ケーブルの信号線数が
低減されることよりコストの低下と繰作性の向上
が図れるものである。
ソルのスイツチが導通状態になつても各々のスイ
ツチの電流の重み付けによりオン・オフの状態を
判断することができ、接続ケーブルの信号線数が
低減されることよりコストの低下と繰作性の向上
が図れるものである。
図面は本考案の一実施例であり、第１図はカー
ソル説明図、第２図は全体ブロツク図、第３図は
フローチヤート、第４図は他の実施例である。 １……タブレツト、５……カーソル、５０１…
…検出電極、６……スイツチ部、６０１……演算
増幅器、８……スイツチ、１２……制御回路、１
４，１５，１６，１７……定電流素子、SW１，
SW２，SW３，SW４……スイツチ、ｒ１，ｒ
２，ｒ３，ｒ４，ｒ５，ｒ……抵抗。
ソル説明図、第２図は全体ブロツク図、第３図は
フローチヤート、第４図は他の実施例である。 １……タブレツト、５……カーソル、５０１…
…検出電極、６……スイツチ部、６０１……演算
増幅器、８……スイツチ、１２……制御回路、１
４，１５，１６，１７……定電流素子、SW１，
SW２，SW３，SW４……スイツチ、ｒ１，ｒ
２，ｒ３，ｒ４，ｒ５，ｒ……抵抗。
Claims (1)
- 座標軸方向に配列された複数の電極線を有する
タブレツトの電極線に印加されたパルスを検出す
る検出電極と、該検出電極からの検出信号と切換
えられて入力される複数のスイツチを有する入力
装置用カーソルであつて、前記複数のスイツチが
電流加算回路により構成されており、前記スイツ
チの各々に流れる電流に2nの重みを付けたことを
特徴とする入力装置用カーソル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987162235U JPH0441386Y2 (ja) | 1987-10-23 | 1987-10-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987162235U JPH0441386Y2 (ja) | 1987-10-23 | 1987-10-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0168540U JPH0168540U (ja) | 1989-05-02 |
| JPH0441386Y2 true JPH0441386Y2 (ja) | 1992-09-29 |
Family
ID=31445879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987162235U Expired JPH0441386Y2 (ja) | 1987-10-23 | 1987-10-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0441386Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5097231A (ja) * | 1973-12-24 | 1975-08-02 | ||
| JPS5914794B2 (ja) * | 1979-12-22 | 1984-04-06 | 凸版印刷株式会社 | 座標読取装置 |
-
1987
- 1987-10-23 JP JP1987162235U patent/JPH0441386Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0168540U (ja) | 1989-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0441386Y2 (ja) | ||
| GB1559173A (en) | Graphical input apparatus for electrical equipment | |
| JPH0562409B2 (ja) | ||
| TWI412229B (zh) | 多通道積分器 | |
| JP2622989B2 (ja) | タブレット装置 | |
| JPH067367Y2 (ja) | 電圧・電流発生装置 | |
| JP4321858B2 (ja) | 位置圧力検出装置 | |
| KR100202699B1 (ko) | 아날로그/매트릭스방식 겸용 터치판넬 | |
| JP2542953Y2 (ja) | タッチパネル装置 | |
| JP3116631B2 (ja) | 座標入力装置 | |
| JPH0827689B2 (ja) | 座標入力装置 | |
| JPS5826576B2 (ja) | 多入力キ−ボ−ド回路 | |
| HK40088474A (zh) | 电阻式传感器电路、非电物理量的感测方法及电子设备 | |
| JPH1078846A (ja) | 座標位置入力装置 | |
| JPS63252329A (ja) | タツチスイツチ | |
| KR100342554B1 (ko) | 절대값 센서와 리미트 센서의 혼합 센서 | |
| JP2548023Y2 (ja) | キー入力装置 | |
| JP2002073262A (ja) | 入力状態検出装置 | |
| JPH0354820B2 (ja) | ||
| JPH0330959Y2 (ja) | ||
| CN116465436A (zh) | 电阻式传感器电路、非电物理量的感测方法及电子设备 | |
| JPH02107019A (ja) | ディジタル入力回路 | |
| JPS61199103A (ja) | 温度制御回路 | |
| JPS62200417A (ja) | キ−ボ−ド回路 | |
| JPS63192835U (ja) |