JPH0441394Y2 - - Google Patents
Info
- Publication number
- JPH0441394Y2 JPH0441394Y2 JP5822287U JP5822287U JPH0441394Y2 JP H0441394 Y2 JPH0441394 Y2 JP H0441394Y2 JP 5822287 U JP5822287 U JP 5822287U JP 5822287 U JP5822287 U JP 5822287U JP H0441394 Y2 JPH0441394 Y2 JP H0441394Y2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- address
- data
- motherboard
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004092 self-diagnosis Methods 0.000 claims description 13
- 230000010365 information processing Effects 0.000 claims description 10
- 238000012986 modification Methods 0.000 claims description 6
- 230000004048 modification Effects 0.000 claims description 6
- 230000006870 function Effects 0.000 description 11
- 238000001514 detection method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【考案の詳細な説明】
＜産業上の利用分野＞
本考案は、アドレス・バス及びデータ・バスを
含むマザー・ボード・バスに接続される中央処理
装置とこの中央処理装置にアクセスされる主記憶
装置とからなる情報処理装置に関し、特にマザ
ー・ボード・バスの故障検出機能を付加したもの
である。
含むマザー・ボード・バスに接続される中央処理
装置とこの中央処理装置にアクセスされる主記憶
装置とからなる情報処理装置に関し、特にマザ
ー・ボード・バスの故障検出機能を付加したもの
である。
＜従来の技術＞
アドレス・バス及びデータ・バスを含むマザ
ー・ボード・バスに接続される中央処理装置と主
記憶装置からなる情報処理装置について、アドレ
ス・バス及びデータ・バスが他の信号、電源にシ
ヨートした場合または内部の送信部、受信部が故
障した場合、この情報処理装置は上記の故障を検
出することができず、誤つたデータの書き込み、
読み出しを行なう、または誤つたアドレスにアク
セスするという事態が生じていた。
ー・ボード・バスに接続される中央処理装置と主
記憶装置からなる情報処理装置について、アドレ
ス・バス及びデータ・バスが他の信号、電源にシ
ヨートした場合または内部の送信部、受信部が故
障した場合、この情報処理装置は上記の故障を検
出することができず、誤つたデータの書き込み、
読み出しを行なう、または誤つたアドレスにアク
セスするという事態が生じていた。
また、アドレス・バス、データ・バスにパリテ
イ・ビツトを設定してこのパリテイ・ビツトによ
つてマザー・ボード・バスの故障を検出する方式
があるが、この場合もバスに２ビツト以上の故障
が発生するとこれを検出することができなかつ
た。
イ・ビツトを設定してこのパリテイ・ビツトによ
つてマザー・ボード・バスの故障を検出する方式
があるが、この場合もバスに２ビツト以上の故障
が発生するとこれを検出することができなかつ
た。
＜考案が解決しようとする問題点＞
本考案が解決しようとする問題は、マザー・ボ
ード・バス上の故障検出機能を強化することであ
り、マザー・ボード・バス上でのデータ転送の信
頼性を高めることを目的とする。
ード・バス上の故障検出機能を強化することであ
り、マザー・ボード・バス上でのデータ転送の信
頼性を高めることを目的とする。
＜問題を解決するための手段＞
以上の問題を解決した本考案は、アドレス・バ
ス及びデータ・バスを含み現在のバス・サイクル
が通常のバス・サイクルか自己診断バス・サイク
ルか指定されるアドレス修飾線を設けたマザー・
ボード・バスと、前記自己診断バス・サイクルに
おいて前記アドレス・バスの内容を前記データ・
バスに出力する選択器を設けた主記憶装置と、前
記自己診断バス・サイクルにおいて診断情報を出
力し前記アドレス・バスの内容と前記データ・バ
スの内容が一致しているかどうかを比較する比較
器を設けた中央処理装置とを備えた情報処理装置
である。
ス及びデータ・バスを含み現在のバス・サイクル
が通常のバス・サイクルか自己診断バス・サイク
ルか指定されるアドレス修飾線を設けたマザー・
ボード・バスと、前記自己診断バス・サイクルに
おいて前記アドレス・バスの内容を前記データ・
バスに出力する選択器を設けた主記憶装置と、前
記自己診断バス・サイクルにおいて診断情報を出
力し前記アドレス・バスの内容と前記データ・バ
スの内容が一致しているかどうかを比較する比較
器を設けた中央処理装置とを備えた情報処理装置
である。
＜作用＞
本考案の情報処理装置は、中央処理装置が自己
診断モード信号を発信し、これにより中央処理装
置は診断情報をアドレス・バス上に出力し、一方
主記憶装置は選択器によりアドレス・バスから与
えられた診断情報をデータ・バスに出力し、中央
処理装置は内部から発信した診断情報とデータ・
バス上のデータとを比較して一致していない場合
はマザー・ボード・バス故障とみなす。
診断モード信号を発信し、これにより中央処理装
置は診断情報をアドレス・バス上に出力し、一方
主記憶装置は選択器によりアドレス・バスから与
えられた診断情報をデータ・バスに出力し、中央
処理装置は内部から発信した診断情報とデータ・
バス上のデータとを比較して一致していない場合
はマザー・ボード・バス故障とみなす。
＜実施例＞
図に本考案を実施した情報処理装置の例を表わ
す。
す。
この図において、１０は中央処理装置CPU、
２０は主記憶装置であり、マザー・ボード・バス
３０により相互に接続される。
２０は主記憶装置であり、マザー・ボード・バス
３０により相互に接続される。
ここで、マザー・ボード・バス３０はアドレ
ス・バスＢ、データ・バスDBを有し、更にCPU
１０によつてドライブされるアドレス修飾線AM
を有する。
ス・バスＢ、データ・バスDBを有し、更にCPU
１０によつてドライブされるアドレス修飾線AM
を有する。
CPU１０は、固有のCPU内部機能１１の他に
アドレス・バスABに出力されるアドレス情報と
データ・バスDB上のデータ情報とを比較する比
較器１２を有する。
アドレス・バスABに出力されるアドレス情報と
データ・バスDB上のデータ情報とを比較する比
較器１２を有する。
主記憶装置２０は、固有の主記憶内部機能２１
の他にアドレス・バスABから与えられたアドレ
ス情報とデータ・バスDBへ出力するデータ情報
を切り換える選択器２２を有する。
の他にアドレス・バスABから与えられたアドレ
ス情報とデータ・バスDBへ出力するデータ情報
を切り換える選択器２２を有する。
このように構成された本考案の情報処理装置の
動作を(1)通常モードと(2)自己診断モードとに分け
て説明する。尚、自己診断モードは通常モードに
おいて定周期で起動される。
動作を(1)通常モードと(2)自己診断モードとに分け
て説明する。尚、自己診断モードは通常モードに
おいて定周期で起動される。
(1) 通常モード
CPU１０は、アドレス修飾線AMに対して通常
バス・サイクル信号を出力し、アドレス・バス
ABにアドレスを出力することによつて、主記憶
装置２０よりデータ・バスDBを介してデータに
アクセスする。
バス・サイクル信号を出力し、アドレス・バス
ABにアドレスを出力することによつて、主記憶
装置２０よりデータ・バスDBを介してデータに
アクセスする。
(2) 自己診断モード
CPU１０は、アドレス修飾線AMに対して自己
診断バス・サイクル信号を出力する。この信号に
より、CPUの内部機能１１は自己診断バス・サ
イクルが１回行なわれる毎に“１”加算されるア
ドレス信号（自己診断情報）をアドレス・バス
ABに出力する。
診断バス・サイクル信号を出力する。この信号に
より、CPUの内部機能１１は自己診断バス・サ
イクルが１回行なわれる毎に“１”加算されるア
ドレス信号（自己診断情報）をアドレス・バス
ABに出力する。
一方、主記憶装置２０は、選択器２２が駆動さ
れ、アドレス・バスABから与えられた自己診断
情報を内部機能２１からのデータに切り換えてデ
ータ・バスDB上に出力し、CPU１０からの自己
診断アクセスに応答する。
れ、アドレス・バスABから与えられた自己診断
情報を内部機能２１からのデータに切り換えてデ
ータ・バスDB上に出力し、CPU１０からの自己
診断アクセスに応答する。
次に、CPU１０は、主記憶装置２０側からの
応答を受信すると、データ・バスDB上のデータ
と内部機能２１から発信した自己診断情報とを比
較器１２で比較する。
応答を受信すると、データ・バスDB上のデータ
と内部機能２１から発信した自己診断情報とを比
較器１２で比較する。
この両者の情報が一致している場合は、CPU
１０はマザー・ボード・バス３０が正常であると
みなし、通常モードに移行して通常動作を行な
う。
１０はマザー・ボード・バス３０が正常であると
みなし、通常モードに移行して通常動作を行な
う。
一致していない場合は、マザー・ボード・バス
３０は故障であるとみなし、異常処理を起動す
る。
３０は故障であるとみなし、異常処理を起動す
る。
このように、本考案によれば、マザー・ボー
ド・バス上でのアドレス・バスとデータ・バスの
信号のシヨート、マザー・ボード・バスに対する
アドレス・バスとデータ・バスの送信部及び受信
部の故障を全て検出することができる。
ド・バス上でのアドレス・バスとデータ・バスの
信号のシヨート、マザー・ボード・バスに対する
アドレス・バスとデータ・バスの送信部及び受信
部の故障を全て検出することができる。
＜考案の効果＞
本考案の情報処理装置は、中央処理装置が自己
診断モード信号を発信し、これにより中央処理装
置は診断情報をアドレス・バス上に出力し、一方
主記憶装置は選択器によりアドレス・バスから与
えられた診断情報をデータ・バスに出力し、中央
処理装置は内部から発信した診断情報とデータ・
バス上のデータとを比較して一致していない場合
はマザー・ボード・バス故障とみなすので、マザ
ー・ボード・バス上の故障検出機能を強化するこ
とができ、マザー・ボード・バス上でのデータ転
送の信頼性を高めることができる。
診断モード信号を発信し、これにより中央処理装
置は診断情報をアドレス・バス上に出力し、一方
主記憶装置は選択器によりアドレス・バスから与
えられた診断情報をデータ・バスに出力し、中央
処理装置は内部から発信した診断情報とデータ・
バス上のデータとを比較して一致していない場合
はマザー・ボード・バス故障とみなすので、マザ
ー・ボード・バス上の故障検出機能を強化するこ
とができ、マザー・ボード・バス上でのデータ転
送の信頼性を高めることができる。
図は本考案による情報処理装置の構成を表わす
図である。 １０……中央処理装置CPU、１１……CPU内
部機能、１２……比較器、２０……主記憶装置、
２１……主記憶内部機能、２２……選択器、３０
……マザー・ボード・バス、AB……アドレス・
バス、DB……データ・バス、AM……アドレス
修飾線。
図である。 １０……中央処理装置CPU、１１……CPU内
部機能、１２……比較器、２０……主記憶装置、
２１……主記憶内部機能、２２……選択器、３０
……マザー・ボード・バス、AB……アドレス・
バス、DB……データ・バス、AM……アドレス
修飾線。
Claims (1)
- アドレス・バス及びデータ・バスを含み現在の
バス・サイクルが通常のバス・サイクルか自己診
断バス・サイクルか指定されるアドレス修飾線を
設けたマザー・ボード・バスと、前記自己診断バ
ス・サイクルにおいて前記アドレス・バスの内容
を前記データ・バスに出力する選択器を設けた主
記憶装置と、前記自己診断バス・サイクルにおい
て診断情報を出力し前記アドレス・バスの内容と
前記データ・バスの内容が一致しているかどうか
を比較する比較器を設けた中央処理装置とを備え
た情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5822287U JPH0441394Y2 (ja) | 1987-04-17 | 1987-04-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5822287U JPH0441394Y2 (ja) | 1987-04-17 | 1987-04-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63168549U JPS63168549U (ja) | 1988-11-02 |
| JPH0441394Y2 true JPH0441394Y2 (ja) | 1992-09-29 |
Family
ID=30888611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5822287U Expired JPH0441394Y2 (ja) | 1987-04-17 | 1987-04-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0441394Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2734627B2 (ja) * | 1989-04-28 | 1998-04-02 | 横河電機株式会社 | バスマスター装置 |
-
1987
- 1987-04-17 JP JP5822287U patent/JPH0441394Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63168549U (ja) | 1988-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2618958B2 (ja) | パリティチェック制御装置 | |
| JPH0441394Y2 (ja) | ||
| JPS61295738A (ja) | 伝送制御装置 | |
| JPH01277951A (ja) | データ転送装置 | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JPH0324601A (ja) | 制御方法 | |
| JP3974370B2 (ja) | マスタ・スレーブ間通信方法及びそのシステム | |
| JP2645021B2 (ja) | バス異常検査システム | |
| JPS60167547A (ja) | 信号伝送装置 | |
| JP3250232B2 (ja) | 入出力制御装置のバスパリティエラー発生位置検出方式 | |
| JPH02173852A (ja) | バス診断装置 | |
| JPS6010379A (ja) | デ−タ処理システムのデ−タ転送方式 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPS5842491B2 (ja) | マルチプロセッサシステムに於ける故障認識方式 | |
| JPH07104795B2 (ja) | エラ−検出方式 | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JP2892821B2 (ja) | データ転送装置 | |
| JPH0823834B2 (ja) | マイクロコンピュータ | |
| JPS5838808B2 (ja) | マルチプロセツサシステムにおけるデ−タ転送方式 | |
| JP3106448B2 (ja) | プロセッサ装置 | |
| JPS59116998A (ja) | 主記憶装置の障害検知方式 | |
| JPH01209555A (ja) | バスチェック装置 | |
| JPH05257725A (ja) | Ｃｐｕユニットのエラー伝達装置 | |
| JPH01302454A (ja) | バスチェックシステム |