JPH0441446Y2 - - Google Patents
Info
- Publication number
- JPH0441446Y2 JPH0441446Y2 JP16791985U JP16791985U JPH0441446Y2 JP H0441446 Y2 JPH0441446 Y2 JP H0441446Y2 JP 16791985 U JP16791985 U JP 16791985U JP 16791985 U JP16791985 U JP 16791985U JP H0441446 Y2 JPH0441446 Y2 JP H0441446Y2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- resistor
- current
- magnetoresistive element
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は磁気抵抗効果型磁気ヘツド(以下MR
ヘツドと称する)の反転増幅回路に関し、特に
MRヘツドを保護することを目的としたものであ
る。
ヘツドと称する)の反転増幅回路に関し、特に
MRヘツドを保護することを目的としたものであ
る。
(ロ) 従来の技術
MRヘツドの信号増幅器としては、従来第2図
に示すように演算増幅器を使用した反転増幅回路
が用いられている。(例えばAES東京コンフアレ
ンス′85予稿集P170参照) 即ち、定電流源1より磁気抵抗素子2に検出電
流を流し、抵抗変化を電圧に変換した後演算増幅
器3の反転入力端子に入力し、出力端子より電圧
増幅された信号出力を得るようになつている。
尚、結合コンデンサ4は磁気抵抗素子2の交流変
化分を取り出すもので、5は演算増幅器3の帰還
抵抗器である。
に示すように演算増幅器を使用した反転増幅回路
が用いられている。(例えばAES東京コンフアレ
ンス′85予稿集P170参照) 即ち、定電流源1より磁気抵抗素子2に検出電
流を流し、抵抗変化を電圧に変換した後演算増幅
器3の反転入力端子に入力し、出力端子より電圧
増幅された信号出力を得るようになつている。
尚、結合コンデンサ4は磁気抵抗素子2の交流変
化分を取り出すもので、5は演算増幅器3の帰還
抵抗器である。
ところで、演算増幅器には反転入力端子と非反
転入力端子との間に一対の保護ダイオードを逆並
列に接続したタイプのものがある。
転入力端子との間に一対の保護ダイオードを逆並
列に接続したタイプのものがある。
従つてこのタイプの演算増幅器をMRヘツドの
信号増幅器として使用した場合、第3図に示すよ
うに構成されることとなる。
信号増幅器として使用した場合、第3図に示すよ
うに構成されることとなる。
(ハ) 考案が解決しようとする問題点
即ち、斯る第3図においてMRヘツドの磁気抵
抗素子2はコネクタ6,7を介して演算増幅器に
対して接続されるが、該コネクタ6,7よりMR
ヘツドを取り外した場合、第4図Aに示すように
保護ダイオード8,9のうち定電流源1に対して
順方向のダイオード8とコンデンサ4の直列回路
が構成され、定電流源1によりその駆動電圧+V
まで充電される。この状態でMRヘツドの磁気抵
抗素子2が接続された場合、第4図Bに示すよう
に保護ダイオード9とコンデンサ4の直列回路に
より磁気抵抗素子2に放電電流iが流れる。
抗素子2はコネクタ6,7を介して演算増幅器に
対して接続されるが、該コネクタ6,7よりMR
ヘツドを取り外した場合、第4図Aに示すように
保護ダイオード8,9のうち定電流源1に対して
順方向のダイオード8とコンデンサ4の直列回路
が構成され、定電流源1によりその駆動電圧+V
まで充電される。この状態でMRヘツドの磁気抵
抗素子2が接続された場合、第4図Bに示すよう
に保護ダイオード9とコンデンサ4の直列回路に
より磁気抵抗素子2に放電電流iが流れる。
この放電電流のヒーク値は、MRヘツドの磁気
抵抗素子の値をRとすると、i=V/Rであり、
通常Vは電源電圧にほぼ等しく+12V程度、磁気
抵抗素子の抵抗値Rは100Ω前後であるため、
100mA以上のピーク電流値となる。一方、磁気
抵抗素子の検出電流の許容値は、高々10mA程度
であるため、前記過大電流によつて破壊又は磁気
特性の劣化(極端な感度低下)が起る。前記過大
電流は、増幅器側電源を切つた後にコネクタを取
り外す場合には発生しないが、コネクタの接触不
良によつて等価的に発生する場合があり、従つて
MRヘツドのように検出電流を必要とする増幅回
路では問題である。
抵抗素子の値をRとすると、i=V/Rであり、
通常Vは電源電圧にほぼ等しく+12V程度、磁気
抵抗素子の抵抗値Rは100Ω前後であるため、
100mA以上のピーク電流値となる。一方、磁気
抵抗素子の検出電流の許容値は、高々10mA程度
であるため、前記過大電流によつて破壊又は磁気
特性の劣化(極端な感度低下)が起る。前記過大
電流は、増幅器側電源を切つた後にコネクタを取
り外す場合には発生しないが、コネクタの接触不
良によつて等価的に発生する場合があり、従つて
MRヘツドのように検出電流を必要とする増幅回
路では問題である。
そこで、第5図に示すように、抵抗器10を直
列に挿入する方法が考えられるが、この場合には
増幅率が低下するため、その分帰還抵抗器の値を
大きくしなければならず、演算増幅器のバイアス
電流による出力端での直流オフセツト電圧、更に
信号源インピーダンスの増大による熱雑音の発生
が問題となる。
列に挿入する方法が考えられるが、この場合には
増幅率が低下するため、その分帰還抵抗器の値を
大きくしなければならず、演算増幅器のバイアス
電流による出力端での直流オフセツト電圧、更に
信号源インピーダンスの増大による熱雑音の発生
が問題となる。
(ニ) 問題点を解決するための手段
本考案は上記の問題点に鑑み、第3図で説明し
たような演算増幅器によつて構成される反転増幅
回路において、磁気抵抗素子からの信号出力の交
流分を取り出す結合コンデンサと直列に電流制限
抵抗器を接続し、該抵抗器を演算増幅器の反転入
力端子に接続し、該演算増幅器の出力より信号を
帰還させる帰還抵抗器を前記コンデンサと電流制
限抵抗器の接続点に接続した回路構成を提供する
ものである。
たような演算増幅器によつて構成される反転増幅
回路において、磁気抵抗素子からの信号出力の交
流分を取り出す結合コンデンサと直列に電流制限
抵抗器を接続し、該抵抗器を演算増幅器の反転入
力端子に接続し、該演算増幅器の出力より信号を
帰還させる帰還抵抗器を前記コンデンサと電流制
限抵抗器の接続点に接続した回路構成を提供する
ものである。
(ホ) 作用
本考案の回路構成により、保護ダイオードを介
した結合コンデンサの放電電流を磁気抵抗素子の
許容値に制限し、且つ信号源インピーダンスの増
加とならないため直流オフセツト電圧の増加、雑
音の増加の問題を解決し得る。
した結合コンデンサの放電電流を磁気抵抗素子の
許容値に制限し、且つ信号源インピーダンスの増
加とならないため直流オフセツト電圧の増加、雑
音の増加の問題を解決し得る。
(ヘ) 実施例
以下第1図に示す本考案回路の実施例について
説明する。
説明する。
第1図において、第3図と同一部品には同一の
附号を付している。本考案においては結合コンデ
ンサ4と演算増幅器3の反転入力端子との間に電
流制限抵抗器11を接続し、帰還抵抗器5をコン
デンサ4と抵抗器11の接続点に接続している。
附号を付している。本考案においては結合コンデ
ンサ4と演算増幅器3の反転入力端子との間に電
流制限抵抗器11を接続し、帰還抵抗器5をコン
デンサ4と抵抗器11の接続点に接続している。
従つて、斯る本考案の回路構成に依れば、第6
図に示すように演算増幅器3のダイオード9を介
したコンデンサ4の放電路に、直列に電流制限抵
抗器11が接続されるため、該抵抗器11を適当
な値(例えば1KΩ〜2KΩ)に設定することによ
り、放電電流を磁気抵抗素子2の許容値に制限す
ることが出来る。
図に示すように演算増幅器3のダイオード9を介
したコンデンサ4の放電路に、直列に電流制限抵
抗器11が接続されるため、該抵抗器11を適当
な値(例えば1KΩ〜2KΩ)に設定することによ
り、放電電流を磁気抵抗素子2の許容値に制限す
ることが出来る。
次に信号源インピーダンスの増加問題について
は、第7図に示すように演算増幅器を用いた反転
増幅回路においては、磁気抵抗素子2の抵抗値と
帰還抵抗器5の値の比によつてのみ決まるため、
第5図のように抵抗器10による直列素子のイン
ピーダンス変化はない。尚、第7図においてコン
デンサはインピーダンスが充分低いものとして省
略している。
は、第7図に示すように演算増幅器を用いた反転
増幅回路においては、磁気抵抗素子2の抵抗値と
帰還抵抗器5の値の比によつてのみ決まるため、
第5図のように抵抗器10による直列素子のイン
ピーダンス変化はない。尚、第7図においてコン
デンサはインピーダンスが充分低いものとして省
略している。
(ト) 考案の効果
以上のように本考案に依れば、演算増幅器の保
護ダイオードを介した結合コンデンサの放電電流
を、信号源インピーダンスを増加させることなく
許容電流値に制限するとが出来るものである。
護ダイオードを介した結合コンデンサの放電電流
を、信号源インピーダンスを増加させることなく
許容電流値に制限するとが出来るものである。
従つてMRヘツド等のように検出電流を必要と
し、そのため結合コンデンサが増幅器との間に接
続され、且つ、低ノイズ特性が要求される反転増
幅回路に用いて有益なものであある。
し、そのため結合コンデンサが増幅器との間に接
続され、且つ、低ノイズ特性が要求される反転増
幅回路に用いて有益なものであある。
第1図は本考案回路の実施例、第2図は従来の
MRヘツド増幅回路、第3図はMRヘツドの増幅
回路に入力保護用のダイオードを接続した演算増
幅器を用いた場合の回路例、第4図A,Bは入力
保護用ダイオードにより磁気抵抗素子に過大電流
が流れることを説明する等価回路、第5図は過大
電流を防止するため通常使用される回路例、第6
図及び第7図は本考案の動作を説明する図であ
る。 1……定電流源、2……磁気抵抗素子、3……
演算増幅器、4結合コンデンサ、5……帰還抵抗
器、8,9……ダイオード、11……電流制限抵
抗器。
MRヘツド増幅回路、第3図はMRヘツドの増幅
回路に入力保護用のダイオードを接続した演算増
幅器を用いた場合の回路例、第4図A,Bは入力
保護用ダイオードにより磁気抵抗素子に過大電流
が流れることを説明する等価回路、第5図は過大
電流を防止するため通常使用される回路例、第6
図及び第7図は本考案の動作を説明する図であ
る。 1……定電流源、2……磁気抵抗素子、3……
演算増幅器、4結合コンデンサ、5……帰還抵抗
器、8,9……ダイオード、11……電流制限抵
抗器。
Claims (1)
- 定電流源と、該定電流源が供給される磁気抵抗
素子と、該磁気抵抗素子からの信号出力の交流分
を取り出す結合コンデンサと、該コンデンサと直
列に接続された電流制限抵抗器と、該抵抗器が反
転入力端子に接続された演算増幅器と、該演算増
幅器の反転入力端子と非反転入力端子間に逆並列
接続された一対のダイオードと、前記演算増幅器
の出力より信号を帰還させる帰還抵抗器とより成
り、前記演算増器の出力信号を前記結合コンデン
サと電流制限抵抗器の接続点に帰還させることを
特徴とする磁気抵抗効果型磁気ヘツドの反転増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16791985U JPH0441446Y2 (ja) | 1985-10-31 | 1985-10-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16791985U JPH0441446Y2 (ja) | 1985-10-31 | 1985-10-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6277401U JPS6277401U (ja) | 1987-05-18 |
| JPH0441446Y2 true JPH0441446Y2 (ja) | 1992-09-29 |
Family
ID=31100305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16791985U Expired JPH0441446Y2 (ja) | 1985-10-31 | 1985-10-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0441446Y2 (ja) |
-
1985
- 1985-10-31 JP JP16791985U patent/JPH0441446Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6277401U (ja) | 1987-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0441446Y2 (ja) | ||
| JP3516178B2 (ja) | プリアンプ回路装置 | |
| JP3516644B2 (ja) | 磁気センサ装置および電流センサ装置 | |
| GB2045565A (en) | Protecting amplifier load against accidental short-circuits | |
| JPH0635537Y2 (ja) | 演算増幅器の保護回路 | |
| US6847513B2 (en) | Current limiter for magneto-resistive circuit element | |
| JPH0338708Y2 (ja) | ||
| JPS626403A (ja) | ヘツドアンプ装置 | |
| JPH0117848Y2 (ja) | ||
| JPS5822329Y2 (ja) | 過電圧保護手段を備えた増幅器 | |
| JPH05174335A (ja) | 磁気再生回路 | |
| JPS6231522B2 (ja) | ||
| JPS6120648Y2 (ja) | ||
| JPS5843014A (ja) | 電源装置 | |
| JPH03269265A (ja) | 電力制限検出回路 | |
| JPH0789127B2 (ja) | 電圧測定回路 | |
| JPS61269076A (ja) | 整流回路 | |
| JPH08204475A (ja) | 電圧−電流変換回路 | |
| JPH0158884B2 (ja) | ||
| JPS59175337A (ja) | 直流安定化電源の並列冗長回路 | |
| JPH0251144B2 (ja) | ||
| JPS5942560B2 (ja) | モ−タの速度制御装置 | |
| JPH0744399B2 (ja) | Btl接続プツシユプル増幅器 | |
| JPS60237818A (ja) | 過電流検出保護装置 | |
| JPS59186408A (ja) | 電流供給回路 |