JPH0442018A - アップダウンカウンタ装置 - Google Patents
アップダウンカウンタ装置Info
- Publication number
- JPH0442018A JPH0442018A JP15078690A JP15078690A JPH0442018A JP H0442018 A JPH0442018 A JP H0442018A JP 15078690 A JP15078690 A JP 15078690A JP 15078690 A JP15078690 A JP 15078690A JP H0442018 A JPH0442018 A JP H0442018A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- count
- output
- input signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマイクロコンピュータ等の半導体装置におい
て、位相差のある２相パルスをその位相関係に従ってア
ップあるいはダウンカウントするアップダウンカウンタ
装置に関するものである。
て、位相差のある２相パルスをその位相関係に従ってア
ップあるいはダウンカウントするアップダウンカウンタ
装置に関するものである。
第４図はこの種の従来のアップダウンカウンタ装置の構
成を示すブロック図である。図において、Ａ、Ｂは位相
差のあるパルス入力信号である。１はパルス入力信号Ｂ
の立ち上がり、立ち下がりの両エツジに対してパルスを
発生させる両エツジパルス発生回路で、同図に示すよう
にパルス入力信号Ｂが入力されており、パルスＰａを出
力する。
成を示すブロック図である。図において、Ａ、Ｂは位相
差のあるパルス入力信号である。１はパルス入力信号Ｂ
の立ち上がり、立ち下がりの両エツジに対してパルスを
発生させる両エツジパルス発生回路で、同図に示すよう
にパルス入力信号Ｂが入力されており、パルスＰａを出
力する。
２はＡＮＤ回路で、パルス入力信号Ａと両エツジパルス
発生回路１の出力が入力されており、パルスｐｂを出力
する。３はカウンタで、カウント人力Ｔとアップカウン
トするかダウンカウントするかを制御するアップカウン
トダウンカウント制御人力ＵＤを備えており、ＡＮＤ回
路２の出力がカウント人力Ｔに、パルス入力信号Ｂがア
ップカウントダウンカウント制御人力ＵＤに接続されて
いる。
発生回路１の出力が入力されており、パルスｐｂを出力
する。３はカウンタで、カウント人力Ｔとアップカウン
トするかダウンカウントするかを制御するアップカウン
トダウンカウント制御人力ＵＤを備えており、ＡＮＤ回
路２の出力がカウント人力Ｔに、パルス入力信号Ｂがア
ップカウントダウンカウント制御人力ＵＤに接続されて
いる。
第５図は第４図で示したアップダウンカウンタ装置の動
作を示すタイミングチャートである。以下同図を参照し
て動作を説明する。なおパルス入力信号Ａ、Ｂは位相の
ずれたもので、同図に示すようにパルス入力信号Ａより
パルス入力信号Ｂの方が位相が遅れているものとして説
明する。
作を示すタイミングチャートである。以下同図を参照し
て動作を説明する。なおパルス入力信号Ａ、Ｂは位相の
ずれたもので、同図に示すようにパルス入力信号Ａより
パルス入力信号Ｂの方が位相が遅れているものとして説
明する。
まスパルス入力信号Ａが“Ｈ”レベルの間にパルス入力
信号Ｂに“Ｌ′から“Ｈ”の立ち上がりエツジＢ１が発
生すると、両エツジパルス発生回路１からパルスＰａ２
が発生する。このパルスＰａ２はＡＮＤ回路２に入力さ
れるが、このときパルス入力信号Ａは“Ｈ”レベルであ
るためＡＮＤ回路２からもパルスＰａ２と同じパルスＰ
ｂ２が出力され、このパルスＰｂ２がカウンタ３のカウ
ント人力Ｔに入力される。
信号Ｂに“Ｌ′から“Ｈ”の立ち上がりエツジＢ１が発
生すると、両エツジパルス発生回路１からパルスＰａ２
が発生する。このパルスＰａ２はＡＮＤ回路２に入力さ
れるが、このときパルス入力信号Ａは“Ｈ”レベルであ
るためＡＮＤ回路２からもパルスＰａ２と同じパルスＰ
ｂ２が出力され、このパルスＰｂ２がカウンタ３のカウ
ント人力Ｔに入力される。
ここで、カウンタ３はアップカウントダウンカウント制
御人力ＵＤが“Ｈ″のときアップカウント、“Ｌ２のと
きダウンカウントするものとする。
御人力ＵＤが“Ｈ″のときアップカウント、“Ｌ２のと
きダウンカウントするものとする。
またカウント人力Ｔの立ち下がりをカウント有効エツジ
とする。今、パルスＰｂ２がカウンタ３に入力されたと
きアップカウントダウンカウント制御人力ＵＤに接続さ
れているパルス入力信号Ｂのレベルは“Ｈ”であるのて
、パルスＰｂ２の立ち下がりでカウンタ３はアップカウ
ントする。
とする。今、パルスＰｂ２がカウンタ３に入力されたと
きアップカウントダウンカウント制御人力ＵＤに接続さ
れているパルス入力信号Ｂのレベルは“Ｈ”であるのて
、パルスＰｂ２の立ち下がりでカウンタ３はアップカウ
ントする。
次にパルス入力信号Ａが“Ｌ”に立ち下がったあとに、
パルス入力信号Ｂに“Ｈ゛から“Ｌ”の立ち下がりエツ
ジＢ２が発生すると、両エツジパルス発生回路１からパ
ルスＰａ４が発生する。このときパルス入力信号Ａは“
Ｌ°レベルであるためＡＮＤ回路２の出力にはパルスＰ
ａ４と同しようなパルスは発生せず、ＡＮＤ回路２の出
力は“Ｌ”レベルのままとなってカウンタ３のカウント
人力Ｔにはカウント有効エツジは発生しない。
パルス入力信号Ｂに“Ｈ゛から“Ｌ”の立ち下がりエツ
ジＢ２が発生すると、両エツジパルス発生回路１からパ
ルスＰａ４が発生する。このときパルス入力信号Ａは“
Ｌ°レベルであるためＡＮＤ回路２の出力にはパルスＰ
ａ４と同しようなパルスは発生せず、ＡＮＤ回路２の出
力は“Ｌ”レベルのままとなってカウンタ３のカウント
人力Ｔにはカウント有効エツジは発生しない。
続いて再びパルス入力信号Ａが“Ｈ″に立ち上がったあ
とにパルス入力信号Ｂに“Ｌ′から“Ｈ。
とにパルス入力信号Ｂに“Ｌ′から“Ｈ。
の立ち上がりエツジＢ３が発生すると、立ち上がりエツ
ジＢ１と同様な考え方からカウンタ３のカウント入力Ｔ
ヘパルスＰｂ６が入力され、カウンタ３のアップカウン
トダウンカウント制御人力ＵＤも入力パルス信号Ｂが“
Ｈ”レベルであることから“Ｈ”となりカウンタ３はエ
ツジＢ３に対応してアップカウントする。
ジＢ１と同様な考え方からカウンタ３のカウント入力Ｔ
ヘパルスＰｂ６が入力され、カウンタ３のアップカウン
トダウンカウント制御人力ＵＤも入力パルス信号Ｂが“
Ｈ”レベルであることから“Ｈ”となりカウンタ３はエ
ツジＢ３に対応してアップカウントする。
第５図ではパルス入力信号Ａよりパルス入力信号Ｂの方
が位相か遅れているものとして説明したが、逆にパルス
入力信号Ａよりパルス入力信号Ｂの方が位相が進んでい
る場合、パルス入力信号Ｂの“Ｌ２の期間にカウント人
力Ｔにカウント有効エツジが発生してカウンタ３がダウ
ンカウントする以外は上の説明と全く同様の考えが成り
立つ。
が位相か遅れているものとして説明したが、逆にパルス
入力信号Ａよりパルス入力信号Ｂの方が位相が進んでい
る場合、パルス入力信号Ｂの“Ｌ２の期間にカウント人
力Ｔにカウント有効エツジが発生してカウンタ３がダウ
ンカウントする以外は上の説明と全く同様の考えが成り
立つ。
従来のアップダウンカウンタ装置は以上のように構成さ
れているので、２つのパルス入力信号ＡＢのうち一方、
この場合パルス入力信号Ｂのエツジしかカウントするこ
とができなかった。さらにもう一方のパルス入力信号、
この場合パルス入力信号Ａのレベルが“Ｈ”か“Ｌ”か
のどちらかの期間、この場合“Ｈ″の期間にはいったパ
ルス入力信号Ｂのエツジのみをカウントしていた。つま
り従来のアップダウンカウンタ装置では、パルス入力信
号Ａのレベルが“Ｈ″の期間に入ったパルス入ノｊ信号
Ｂの立ち下かりエツジのみがカウンタ３のカウント有効
エツジになっていた。そのため、カウンタ３の値はパル
ス入力信号Ｂの１周期ごとにしか変化しないので、カウ
ンタ３の値をみたとき、そのアップカウント、ダウンカ
ウントの区別によってどちらのパルス入力信号Ａあるい
はＢの位相が遅れているのかということは分っても、そ
の詳細な位相関係か検出てきないという問題があった。
れているので、２つのパルス入力信号ＡＢのうち一方、
この場合パルス入力信号Ｂのエツジしかカウントするこ
とができなかった。さらにもう一方のパルス入力信号、
この場合パルス入力信号Ａのレベルが“Ｈ”か“Ｌ”か
のどちらかの期間、この場合“Ｈ″の期間にはいったパ
ルス入力信号Ｂのエツジのみをカウントしていた。つま
り従来のアップダウンカウンタ装置では、パルス入力信
号Ａのレベルが“Ｈ″の期間に入ったパルス入ノｊ信号
Ｂの立ち下かりエツジのみがカウンタ３のカウント有効
エツジになっていた。そのため、カウンタ３の値はパル
ス入力信号Ｂの１周期ごとにしか変化しないので、カウ
ンタ３の値をみたとき、そのアップカウント、ダウンカ
ウントの区別によってどちらのパルス入力信号Ａあるい
はＢの位相が遅れているのかということは分っても、そ
の詳細な位相関係か検出てきないという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、位相差のあるパルス入力信号の位相関係がき
め細かくカウンタの値に反映されるアップダウンカウン
タ装置を得ることを目的としている。
たもので、位相差のあるパルス入力信号の位相関係がき
め細かくカウンタの値に反映されるアップダウンカウン
タ装置を得ることを目的としている。
この発明に係るアップダウンカウンタ装置は、第１ 第
２のパルス入力信号の各々の立ち上がり。
２のパルス入力信号の各々の立ち上がり。
立ち下がりの両エツジでカウントパルスを発生させる手
段と、第１．第２のパルス入力信号の位相関係に従って
アップカウントダウンカウント制御信号を生成する手段
と、カウントパルスをアップカウントダウンカウント制
御信号に従ってアップカウント或いはダウンカウントす
るアップダウンカウンタとを備えて構成されている。
段と、第１．第２のパルス入力信号の位相関係に従って
アップカウントダウンカウント制御信号を生成する手段
と、カウントパルスをアップカウントダウンカウント制
御信号に従ってアップカウント或いはダウンカウントす
るアップダウンカウンタとを備えて構成されている。
この発明においては、第１ 第２のパルス入力信号の各
々の立ち上がり、立ち下がりの両エツジでカウントパル
スを発生させ、このカウントパルスをアップダウンカウ
ンタでカウントするようにしているので、第１．第２の
パルス入力信号に変化があるごとにアップダウンカウン
タのカウント値も変化することになり、第１．第２のパ
ルス入力信号の変化の様子が詳細にアップダウンカウン
タのカウント値に反映するようになる。
々の立ち上がり、立ち下がりの両エツジでカウントパル
スを発生させ、このカウントパルスをアップダウンカウ
ンタでカウントするようにしているので、第１．第２の
パルス入力信号に変化があるごとにアップダウンカウン
タのカウント値も変化することになり、第１．第２のパ
ルス入力信号の変化の様子が詳細にアップダウンカウン
タのカウント値に反映するようになる。
以下この発明の一実施例を説明する。第１図はこの発明
によるアップダウンカウンタ装置の一実施例の構成を示
すブロック図である。図においてＡ、Ｂは位相差のある
パルス入力信号である。１ａ、ｌｂはそれぞれパルス入
力信号Ａ、Ｂの立ち上かり、立ち下がりの両エツジに対
してパルスを発生させる両エツジパルス発生回路で、同
図に示すように両゛エツジパルス発生回路１ａはパルス
入力信号Ａが入力されており、パルスＰｃを出力し、両
エツジパルス発生回路１ｂはパルス入力信号Ｂが入力さ
れており、パルスＰａを出力する。４は２つのパルス入
力信号Ａ、ＢのレベルがＨ”あるいは“Ｌ２に揃ったと
き“Ｈ”レベル、一方が“Ｈ”、他方が“Ｌ”となった
ときは“Ｌ２レベルを出力する位相検出回路で、パルス
入力信号Ａ。
によるアップダウンカウンタ装置の一実施例の構成を示
すブロック図である。図においてＡ、Ｂは位相差のある
パルス入力信号である。１ａ、ｌｂはそれぞれパルス入
力信号Ａ、Ｂの立ち上かり、立ち下がりの両エツジに対
してパルスを発生させる両エツジパルス発生回路で、同
図に示すように両゛エツジパルス発生回路１ａはパルス
入力信号Ａが入力されており、パルスＰｃを出力し、両
エツジパルス発生回路１ｂはパルス入力信号Ｂが入力さ
れており、パルスＰａを出力する。４は２つのパルス入
力信号Ａ、ＢのレベルがＨ”あるいは“Ｌ２に揃ったと
き“Ｈ”レベル、一方が“Ｈ”、他方が“Ｌ”となった
ときは“Ｌ２レベルを出力する位相検出回路で、パルス
入力信号Ａ。
Ｂが入力されており、パルスＰｄを出力する。５は両エ
ツジパルス発生回路１．ａ、１．ｂのそれぞれの出力パ
ルスＰｃ、Ｐａ、および位相検出回路４の出力パルスＰ
ｄを受け、これらに基づいてアップカウントダウンカウ
ント制御出力Ｐｅおよびカウント出力Ｐｆを生成するカ
ウンタ制御回路である。カウンタ３はアップカウントダ
ウンカウント制御人力ＵＤおよびカウント人力Ｔを備え
ており、カウンタ制御回路５の２つの出力Ｐｅ、Ｐｆが
それぞれカウンタ３のアップカウントダウンカウント制
御人力ＵＤ、カウント人力Ｔに人力されている。
ツジパルス発生回路１．ａ、１．ｂのそれぞれの出力パ
ルスＰｃ、Ｐａ、および位相検出回路４の出力パルスＰ
ｄを受け、これらに基づいてアップカウントダウンカウ
ント制御出力Ｐｅおよびカウント出力Ｐｆを生成するカ
ウンタ制御回路である。カウンタ３はアップカウントダ
ウンカウント制御人力ＵＤおよびカウント人力Ｔを備え
ており、カウンタ制御回路５の２つの出力Ｐｅ、Ｐｆが
それぞれカウンタ３のアップカウントダウンカウント制
御人力ＵＤ、カウント人力Ｔに人力されている。
第２図は第１図で示したアップダウンカウンタ装置の動
作を示すタイミングチャートである。以下同図を参照し
て動作を説明する。なお、パルス入力信号Ａ、Ｂは位相
のずれたもので、同図に示すようにパルス入力信号Ａよ
りパルス入力信号Ｂの方が位相が遅れているものとして
説明する。
作を示すタイミングチャートである。以下同図を参照し
て動作を説明する。なお、パルス入力信号Ａ、Ｂは位相
のずれたもので、同図に示すようにパルス入力信号Ａよ
りパルス入力信号Ｂの方が位相が遅れているものとして
説明する。
位相検出回路４はパルス入力信号Ａ、Ｂのレベルが“Ｈ
”あるいは“Ｌ″に揃っているとき“Ｌ。
”あるいは“Ｌ″に揃っているとき“Ｌ。
レベル、一方が“Ｈ“他方が“Ｌ”となったとき”Ｈ”
レベルを出力するので、その出力パルスＰｄは第２図に
示すようになる。また両エツジパルス発生回路１ａおよ
びｌｂはパルス入力信号Ａ。
レベルを出力するので、その出力パルスＰｄは第２図に
示すようになる。また両エツジパルス発生回路１ａおよ
びｌｂはパルス入力信号Ａ。
Ｂのそれぞれの立ち上がり、立ち下がりに対応したパル
スを出力するので、その出力パルスＰｃ。
スを出力するので、その出力パルスＰｃ。
Ｐａは第２図に示すようになる。つまり、両エツジパル
ス発生回路１ａからは、パルス入力信号Ａの立ち上がり
エツジＡＩ、Ａ３に対し、てパルスＰｃｌ、Ｐｃ５が発
生し、パルス入力信号Ａの立ち下かりエツジＡ２．Ａ４
に対してパルスＰｃ３゜Ｐｃ７が発生する。同様に両エ
ツジパルス発生回路１ｂからは、パルス入力信号Ｂの立
ち上かりエツジ、立ち丁がりエツジＢｌ、Ｂ２．Ｂ３．
Ｂ４に対してパルスＰａ２．Ｐａ４．Ｐａ６．Ｐａ８が
発生する。
ス発生回路１ａからは、パルス入力信号Ａの立ち上がり
エツジＡＩ、Ａ３に対し、てパルスＰｃｌ、Ｐｃ５が発
生し、パルス入力信号Ａの立ち下かりエツジＡ２．Ａ４
に対してパルスＰｃ３゜Ｐｃ７が発生する。同様に両エ
ツジパルス発生回路１ｂからは、パルス入力信号Ｂの立
ち上かりエツジ、立ち丁がりエツジＢｌ、Ｂ２．Ｂ３．
Ｂ４に対してパルスＰａ２．Ｐａ４．Ｐａ６．Ｐａ８が
発生する。
以上のような出力バルスＰｃ、Ｐａ、Ｐｄがカウンタ制
御回路５に入力され、カウンタ制御回路５はこれらのパ
ルスＰｃ、Ｐａ、Ｐｄに基づいてアップカウントダウン
カウント制御出力Ｐｅおよびカウント出力Ｐｆを作り出
す。これらの出力のうちカウント出ノＪＰｆは図のよう
にパルスＰｃとパルスＰａを合わせたものになる。一方
、アップカウントダウンカウント制御出力Ｐｅは、パル
ス入力信号Ａ、Ｂの位相関係によって“Ｈ゛レベルなっ
たり“Ｌ°レベルになったりする。つまり図示のように
パルス入力信号Ａよりパルス入力信号Ｂの方が遅れてい
るような位相関係であればアップカウントダウンカウン
ト制御出力Ｐｅは“Ｈ”レベルとなり、図示とは逆にパ
ルス入力信号Ａよリパルス入力信号Ｂの方が進んでいる
ような位相関係であればアップカウントダウンカウント
制御出力Ｐｅは“Ｌルーベルとなる。
御回路５に入力され、カウンタ制御回路５はこれらのパ
ルスＰｃ、Ｐａ、Ｐｄに基づいてアップカウントダウン
カウント制御出力Ｐｅおよびカウント出力Ｐｆを作り出
す。これらの出力のうちカウント出ノＪＰｆは図のよう
にパルスＰｃとパルスＰａを合わせたものになる。一方
、アップカウントダウンカウント制御出力Ｐｅは、パル
ス入力信号Ａ、Ｂの位相関係によって“Ｈ゛レベルなっ
たり“Ｌ°レベルになったりする。つまり図示のように
パルス入力信号Ａよりパルス入力信号Ｂの方が遅れてい
るような位相関係であればアップカウントダウンカウン
ト制御出力Ｐｅは“Ｈ”レベルとなり、図示とは逆にパ
ルス入力信号Ａよリパルス入力信号Ｂの方が進んでいる
ような位相関係であればアップカウントダウンカウント
制御出力Ｐｅは“Ｌルーベルとなる。
第３図は第１図で示したカウンタ制御回路５の一実施例
を示す回路図である。同図に示すように、位相検出回路
４の出力パルスＰｄと、両エツジパルス発生回路１ａの
出力パルスＰｃと、両エツジパルス発生回路１ｂの出力
パルスＰａがアップダウン切替信号発生回路６に与えら
れており、アップダウン切替信号発生回路６の２つの出
力パルスＰｇ、Ｐｈがそれぞれ、Ｒ−Ｓフリップフロッ
プから成るアップダウン切替回路７の入力ＳおよびＲに
与えられている。また、両エツジパルス発生回路１ａの
出力パルスＰｃと両エツジパルス回路１ｂの出力パルス
ＰａがＯＲ回路８に与えられている。さらに、アップダ
ウン切替回路７の出力Ｑのパルスがアップカウントダウ
ンカウント制御出力Ｐｅとしてカウンタ３のアップカウ
ントダウンカウント制御人力ＵＤに、ＯＲ回路８の出力
パルスがカウント出力Ｐｆとしてカウンタ３のカウント
人力Ｔに与えられている。
を示す回路図である。同図に示すように、位相検出回路
４の出力パルスＰｄと、両エツジパルス発生回路１ａの
出力パルスＰｃと、両エツジパルス発生回路１ｂの出力
パルスＰａがアップダウン切替信号発生回路６に与えら
れており、アップダウン切替信号発生回路６の２つの出
力パルスＰｇ、Ｐｈがそれぞれ、Ｒ−Ｓフリップフロッ
プから成るアップダウン切替回路７の入力ＳおよびＲに
与えられている。また、両エツジパルス発生回路１ａの
出力パルスＰｃと両エツジパルス回路１ｂの出力パルス
ＰａがＯＲ回路８に与えられている。さらに、アップダ
ウン切替回路７の出力Ｑのパルスがアップカウントダウ
ンカウント制御出力Ｐｅとしてカウンタ３のアップカウ
ントダウンカウント制御人力ＵＤに、ＯＲ回路８の出力
パルスがカウント出力Ｐｆとしてカウンタ３のカウント
人力Ｔに与えられている。
次にカウンタ制御回路５の一実施例の動作について説明
する。アップダウン切替信号発生回路６は、位相検出回
路４の出力パルスＰｄか“Ｈルーベルのとき、両エツジ
パルス発生回路１ａの出力パルスＰｃをアップダウン切
替回路７への出力パルスｐｈとして、両エツジパルス発
生回路１ｂの出力パルスＰａをアップダウン切替回路７
への出力パルスＰｇとしてそれぞれ出力する。逆に、位
相検出回路４の出力パルスＰｄが“Ｌ″レベルとき、両
エツジパルス発生回路１ａの出力パルスＰｃをアップダ
ウン切替回路７への出力パルスＰｇとして、両エツジパ
ルス発生回路１ｂの出力パルスＰａをアップダウン切替
回路７への出力パルスｐｈとしてそれぞ゛れ出力する。
する。アップダウン切替信号発生回路６は、位相検出回
路４の出力パルスＰｄか“Ｈルーベルのとき、両エツジ
パルス発生回路１ａの出力パルスＰｃをアップダウン切
替回路７への出力パルスｐｈとして、両エツジパルス発
生回路１ｂの出力パルスＰａをアップダウン切替回路７
への出力パルスＰｇとしてそれぞれ出力する。逆に、位
相検出回路４の出力パルスＰｄが“Ｌ″レベルとき、両
エツジパルス発生回路１ａの出力パルスＰｃをアップダ
ウン切替回路７への出力パルスＰｇとして、両エツジパ
ルス発生回路１ｂの出力パルスＰａをアップダウン切替
回路７への出力パルスｐｈとしてそれぞ゛れ出力する。
Ｒ−Ｓフリップフロップからなるアップダウン切替回路
７は、セット人力Ｓへ入力されるアップダウン切替信号
発生回路６の出力パルスＰｇのみが１Ｈ゛レベルのとき
出力Ｑに“Ｈ＃レベルを出力し、リセット人力Ｒへ入力
されるアップダウン切替信号発生回路６の出力パルスｐ
ｈのみが“Ｈ”レベルのとき出力Ｑに“Ｌ” レベルを
出力する。
７は、セット人力Ｓへ入力されるアップダウン切替信号
発生回路６の出力パルスＰｇのみが１Ｈ゛レベルのとき
出力Ｑに“Ｈ＃レベルを出力し、リセット人力Ｒへ入力
されるアップダウン切替信号発生回路６の出力パルスｐ
ｈのみが“Ｈ”レベルのとき出力Ｑに“Ｌ” レベルを
出力する。
百出力パルスＰｇ、Ｐｈとも“Ｌ“レベルのときは出力
Ｑの状態は変化しない。
Ｑの状態は変化しない。
第２図に示す実施例のように、パルス入力信号Ａよりパ
ルス入力信号Ｂの方か位相が遅れているような場合は、
位相検出回路４の出力パルスＰｄが“Ｈ″ベルとき、両
エツジパルス発生回路１ａの出力パルスＰｃは常に“Ｌ
”レベルで、両エツジパルス発生回路１ｂの出力パルス
Ｐａは“Ｈ”あるいは“Ｌ″レベルなる。逆に、位相検
出回路４の出力パルスＰｄが“Ｌ“レベルのとき、両エ
ツジパルス発生回路１ａの出力パルスＰｃは“Ｈ”ある
いは“Ｌ″レベル、両エツジパルス発生回路１ｂの出力
パルスＰａは常に“Ｌ°レベルとなる。このため、アッ
プダウン切替回路７の入力パルスＰｇは“Ｈ”レベル、
“Ｌ”レベルの繰り返し、入力パルスｐｈは常に“Ｌ”
レベルとなり、アップダウン切替回路７の出力パルスで
あるアップカウントダウンカウント制御出力Ｐｅは常に
“Ｈ″レベルなる。
ルス入力信号Ｂの方か位相が遅れているような場合は、
位相検出回路４の出力パルスＰｄが“Ｈ″ベルとき、両
エツジパルス発生回路１ａの出力パルスＰｃは常に“Ｌ
”レベルで、両エツジパルス発生回路１ｂの出力パルス
Ｐａは“Ｈ”あるいは“Ｌ″レベルなる。逆に、位相検
出回路４の出力パルスＰｄが“Ｌ“レベルのとき、両エ
ツジパルス発生回路１ａの出力パルスＰｃは“Ｈ”ある
いは“Ｌ″レベル、両エツジパルス発生回路１ｂの出力
パルスＰａは常に“Ｌ°レベルとなる。このため、アッ
プダウン切替回路７の入力パルスＰｇは“Ｈ”レベル、
“Ｌ”レベルの繰り返し、入力パルスｐｈは常に“Ｌ”
レベルとなり、アップダウン切替回路７の出力パルスで
あるアップカウントダウンカウント制御出力Ｐｅは常に
“Ｈ″レベルなる。
第１図に示す実施例とは逆に、パルス入力信号Ａよりパ
ルス入力信号Ｂの方が位相が遅れているような場合は、
上の説明と同様な考え方から、アップダウン切替回路７
の出力パルスであるアップカウントダウンカウント制御
出力Ｐｅは常に“Ｌ。
ルス入力信号Ｂの方が位相が遅れているような場合は、
上の説明と同様な考え方から、アップダウン切替回路７
の出力パルスであるアップカウントダウンカウント制御
出力Ｐｅは常に“Ｌ。
レベルとなる。
また、ＯＲ回路８は両エツジパルス発生回路１ａの出力
パルスＰｃと両エッンパルス発生回路１ｂの出力パルス
Ｐａを入力し、パルスＰｃとパルスＰａを合わせたよう
なパルスをカウント出力Ｐｆとして、カウンタ３のカウ
ント人力Ｔに出力する。
パルスＰｃと両エッンパルス発生回路１ｂの出力パルス
Ｐａを入力し、パルスＰｃとパルスＰａを合わせたよう
なパルスをカウント出力Ｐｆとして、カウンタ３のカウ
ント人力Ｔに出力する。
カウンタ制御回路５て生成されたアップカウントダウン
カウント制御出力Ｐｅおよびカウント出力Ｐｆは、カウ
ンタ３のアップカウントダウンカウント制御人力ＵＤお
よびカウント人力Ｔに与えられている。ここで、カウン
タ３はアップカウントダウンカウント制御人力ＵＤが“
Ｈ”のときアップカウント、“Ｌｏのときダウンカウン
トするものとする。また、カウント人力Ｔの立ち下がり
をカウント有効エツジとする。第２図の実施例では、パ
ルス入力信号Ａよりパルス入力信号Ｂの方が遅れており
、カウンタ制御回路５から出力され制御回路５のカウン
ト出力Ｐｆの立ち下がりでアップカウントする。このよ
うにして、パルス入力信号Ａ、Ｂのすべてのエツジに応
答してカウンタ３でアップカウントが行われる。一方、
第２図とは逆にパルス入力信号Ａよりパルス入力信号Ｂ
の方が進んでいるような位相関係であれば、カウンタ３
はパルス入力信号Ａ、Ｂのすべてのエツジに応答してダ
ウンカウントすることになる。
カウント制御出力Ｐｅおよびカウント出力Ｐｆは、カウ
ンタ３のアップカウントダウンカウント制御人力ＵＤお
よびカウント人力Ｔに与えられている。ここで、カウン
タ３はアップカウントダウンカウント制御人力ＵＤが“
Ｈ”のときアップカウント、“Ｌｏのときダウンカウン
トするものとする。また、カウント人力Ｔの立ち下がり
をカウント有効エツジとする。第２図の実施例では、パ
ルス入力信号Ａよりパルス入力信号Ｂの方が遅れており
、カウンタ制御回路５から出力され制御回路５のカウン
ト出力Ｐｆの立ち下がりでアップカウントする。このよ
うにして、パルス入力信号Ａ、Ｂのすべてのエツジに応
答してカウンタ３でアップカウントが行われる。一方、
第２図とは逆にパルス入力信号Ａよりパルス入力信号Ｂ
の方が進んでいるような位相関係であれば、カウンタ３
はパルス入力信号Ａ、Ｂのすべてのエツジに応答してダ
ウンカウントすることになる。
このように本実施例では、パルス入力信号Ａ。
Ｂ間の位相の進み、遅れの関係に応じて従来と同様にカ
ウンタ３をアップカウントあるいはダウンカウントさせ
るとともに、従来と異なり、パルス入力信号Ａ、Ｂのす
べてのエツジに応答して、カウンタ３でカウントが行わ
れるようにしている。
ウンタ３をアップカウントあるいはダウンカウントさせ
るとともに、従来と異なり、パルス入力信号Ａ、Ｂのす
べてのエツジに応答して、カウンタ３でカウントが行わ
れるようにしている。
したがって、カウンタ３のカウント値からアップカウン
ト、ダウンカウントのいずれが行われているのかを知る
ことにより従来と同様にパルス入力信号Ａ、Ｂ間の位相
の進み、遅れの関係を検出することができるのは勿論、
パルス入力信号Ａ、 Ｂの変化の様子が詳細にカウン
タ３のカウント値に反映するようになって、該カウント
値の変化の様子からパルス入力信号Ａ、Ｈの詳細な位相
関係をも検出することが可能となる。すなわち、本発明
によれば、単にパルス入力信号Ａ、Ｂのどちらの位相が
遅れているかということだけてはなく、位相のずれがど
れ位なのかということをも正確に検出てきるようになる
。
ト、ダウンカウントのいずれが行われているのかを知る
ことにより従来と同様にパルス入力信号Ａ、Ｂ間の位相
の進み、遅れの関係を検出することができるのは勿論、
パルス入力信号Ａ、 Ｂの変化の様子が詳細にカウン
タ３のカウント値に反映するようになって、該カウント
値の変化の様子からパルス入力信号Ａ、Ｈの詳細な位相
関係をも検出することが可能となる。すなわち、本発明
によれば、単にパルス入力信号Ａ、Ｂのどちらの位相が
遅れているかということだけてはなく、位相のずれがど
れ位なのかということをも正確に検出てきるようになる
。
なお、上記実施例ではカウンタ３のアップカウントダウ
ンカウント制御人力ＵＤが′Ｈ”のときアップカウント
、“Ｌ”のときダウンカウントとしたが、その極性は反
対であってもよい。またカウンタ３のカウント有効エツ
ジを立ち下がりとしたが、立ち上がりとしても同様の効
果が得られる。
ンカウント制御人力ＵＤが′Ｈ”のときアップカウント
、“Ｌ”のときダウンカウントとしたが、その極性は反
対であってもよい。またカウンタ３のカウント有効エツ
ジを立ち下がりとしたが、立ち上がりとしても同様の効
果が得られる。
以上説明したように、この発明によれば、第１第２のパ
ルス入力信号の各々の立ち上がり、立ち下がりの両エツ
ジでカウントパルスを発生させる手段と、このカウント
パルスをアップカウントダウンカウント制御信号に従っ
てアップ或いはダウンカウントするアップダウンカウン
タを設け、第１、第２のパルス入力信号に変化があるご
とにアップダウンカウンタのカウント値も変化するよう
にしたので、第１．第２のパルス入力信号の変化の様子
が詳細にアップダウンカウンタのカウント値に反映する
ようになり、正確で精度の高い２つのパルス入力信号の
位相関係が検出できるという効果がある。
ルス入力信号の各々の立ち上がり、立ち下がりの両エツ
ジでカウントパルスを発生させる手段と、このカウント
パルスをアップカウントダウンカウント制御信号に従っ
てアップ或いはダウンカウントするアップダウンカウン
タを設け、第１、第２のパルス入力信号に変化があるご
とにアップダウンカウンタのカウント値も変化するよう
にしたので、第１．第２のパルス入力信号の変化の様子
が詳細にアップダウンカウンタのカウント値に反映する
ようになり、正確で精度の高い２つのパルス入力信号の
位相関係が検出できるという効果がある。
【図面の簡単な説明】
第１図はこの発明によるアップダウンカウンタ装置の一
実施例を示すブロック図、第２図は第１図のアップダウ
ンカウンタ装置の動作を示すタイミングチャート、第３
図は第１図で示したカウンタ制御回路５の一実施例を示
すブロック図、第４図は従来のアップダウンカウンタ装
置を示すブロック図、第５図は第４図のアップダウンカ
ウンタ装置の動作を示すタイミングチャートである。 図において１．ｌａ、ｌｂは両エツジパルス発生口路、
２はＡＮＤ回路、３はカウンタ、４は位相検出回路、５
はカウンタ制御回路である。 なお、各図中同一符号は同一または相当部分を示す。
実施例を示すブロック図、第２図は第１図のアップダウ
ンカウンタ装置の動作を示すタイミングチャート、第３
図は第１図で示したカウンタ制御回路５の一実施例を示
すブロック図、第４図は従来のアップダウンカウンタ装
置を示すブロック図、第５図は第４図のアップダウンカ
ウンタ装置の動作を示すタイミングチャートである。 図において１．ｌａ、ｌｂは両エツジパルス発生口路、
２はＡＮＤ回路、３はカウンタ、４は位相検出回路、５
はカウンタ制御回路である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）第１のパルス入力信号と第２のパルス入力信号と
を入力とするアップダウンカウンタ装置であって、 前記第１、第２のパルス入力信号の各々の立ち上がり、
立ち下がりの両エッジでカウントパルスを発生させる手
段と、 前記第１、第２のパルス入力信号の位相関係に従ってア
ップカウントダウンカウント制御信号を生成する手段と
、 前記カウントパルスを前記アップカウントダウンカウン
ト制御信号に従ってアップカウント或いはダウンカウン
トするアップダウンカウンタとを備えるアップダウンカ
ウンタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2150786A JPH07119621B2 (ja) | 1990-06-07 | 1990-06-07 | アップダウンカウンタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2150786A JPH07119621B2 (ja) | 1990-06-07 | 1990-06-07 | アップダウンカウンタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0442018A true JPH0442018A (ja) | 1992-02-12 |
| JPH07119621B2 JPH07119621B2 (ja) | 1995-12-20 |
Family
ID=15504403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2150786A Expired - Fee Related JPH07119621B2 (ja) | 1990-06-07 | 1990-06-07 | アップダウンカウンタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07119621B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008224440A (ja) * | 2007-03-13 | 2008-09-25 | Jtekt Corp | 軸受回転検出装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55127214U (ja) * | 1979-03-05 | 1980-09-09 | ||
| JPS5836364U (ja) * | 1981-09-01 | 1983-03-09 | 日本電気株式会社 | 変位方向識別回路 |
-
1990
- 1990-06-07 JP JP2150786A patent/JPH07119621B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55127214U (ja) * | 1979-03-05 | 1980-09-09 | ||
| JPS5836364U (ja) * | 1981-09-01 | 1983-03-09 | 日本電気株式会社 | 変位方向識別回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008224440A (ja) * | 2007-03-13 | 2008-09-25 | Jtekt Corp | 軸受回転検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07119621B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4277754A (en) | Digital frequency-phase comparator | |
| US5418822A (en) | Configuration for clock recovery | |
| JPH0787452B2 (ja) | ディジタル位相検出器 | |
| US4455587A (en) | Electronic control circuit for the formation of a monostable switching behavior in a bistable relay | |
| JP2000049579A (ja) | 位相比較器 | |
| JPH0442018A (ja) | アップダウンカウンタ装置 | |
| RU2220468C1 (ru) | Реле разности фаз | |
| KR100282227B1 (ko) | 지연동기루프회로 | |
| RU2220471C1 (ru) | Реле разности фаз | |
| SU1119196A1 (ru) | Мажоритарное устройство | |
| JPS61225660A (ja) | 移動方向弁別回路 | |
| JP3025702B2 (ja) | ロック検出回路 | |
| JPH0580604B2 (ja) | ||
| JPH03219723A (ja) | アップダウンカウンタ装置 | |
| EP0415047A2 (en) | Precision timing circuit | |
| SU1732453A1 (ru) | Селектор импульсов | |
| JP3248369B2 (ja) | 回転体の位置検出回路 | |
| KR200141195Y1 (ko) | 카운터 오동작 방지회로 | |
| JP2789383B2 (ja) | クロック断検出回路 | |
| JPH0256853B2 (ja) | ||
| JPS62146036A (ja) | クロツク非同期検出回路 | |
| RU2213387C1 (ru) | Частотно-фазовое реле | |
| SU1027799A1 (ru) | Фазовый дискриминатор | |
| SU963033A1 (ru) | Преобразователь угла поворота вала в дискретное приращение фазы | |
| JPS6022672Y2 (ja) | 光電スイツチ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |