JPH0442342A - バス調停回路 - Google Patents
バス調停回路Info
- Publication number
- JPH0442342A JPH0442342A JP14912790A JP14912790A JPH0442342A JP H0442342 A JPH0442342 A JP H0442342A JP 14912790 A JP14912790 A JP 14912790A JP 14912790 A JP14912790 A JP 14912790A JP H0442342 A JPH0442342 A JP H0442342A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bus use
- priority
- circuit
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 102100036409 Activated CDC42 kinase 1 Human genes 0.000 abstract description 4
- 101000928956 Homo sapiens Activated CDC42 kinase 1 Proteins 0.000 abstract description 4
- 101100524346 Xenopus laevis req-a gene Proteins 0.000 abstract description 3
- 101100524347 Xenopus laevis req-b gene Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 229910019599 ReO2 Inorganic materials 0.000 description 4
- 229910002785 ReO3 Inorganic materials 0.000 description 3
- YSZJKUDBYALHQE-UHFFFAOYSA-N rhenium trioxide Chemical compound O=[Re](=O)=O YSZJKUDBYALHQE-UHFFFAOYSA-N 0.000 description 3
- 230000000415 inactivating effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はバス調停回路に関し、特に複数のデータ転送モ
ジュールからのバス使用要求に対して予め定められてい
る優先順位に従ってバス使用許可を与えるバス調停回路
に関するものである。
ジュールからのバス使用要求に対して予め定められてい
る優先順位に従ってバス使用許可を与えるバス調停回路
に関するものである。
従来技術
従来のこの種のバス調停回路の一例を第３図に示す。図
において、複数のデータ転送モジュールＭ１〜Ｍｎから
のバス１に対するバス使用要求信号１？ＥＱｌ〜ＲＢＱ
ｎはバス使用要求レジスタ２の各対応ビットに夫々保持
され、優先回路３に入力される。
において、複数のデータ転送モジュールＭ１〜Ｍｎから
のバス１に対するバス使用要求信号１？ＥＱｌ〜ＲＢＱ
ｎはバス使用要求レジスタ２の各対応ビットに夫々保持
され、優先回路３に入力される。
第４図が優先回路３の一例を詳細に示した図である。本
例では、バス使用要求レジスタ２からのバス使用要求信
号ＲＩＥＱＩ’ 、 ＲＥＱ２°、 Ｒ１シＱ３’
・・・がこの順に優先して選択されるよう構成した優
先回路である。
例では、バス使用要求レジスタ２からのバス使用要求信
号ＲＩＥＱＩ’ 、 ＲＥＱ２°、 Ｒ１シＱ３’
・・・がこの順に優先して選択されるよう構成した優
先回路である。
例えば、この優先回路３にバス使用要求信号ＲＩＥＱｌ
’ 、 ＲＥＱ２’ 、 ＲＥＱ３°が同時に入力され
たとすると、バス使用要求信号ＲＥＱＦはアントゲ−１
・４１に入力されると同時に、インバータ３１により反
転され、アントゲ−１・４２〜４ｎに入力される。
’ 、 ＲＥＱ２’ 、 ＲＥＱ３°が同時に入力され
たとすると、バス使用要求信号ＲＥＱＦはアントゲ−１
・４１に入力されると同時に、インバータ３１により反
転され、アントゲ−１・４２〜４ｎに入力される。
バス使用要求信号ＲＥＱ２°、 ＲＥＱ８’はアンドゲ
ト４２．４３により抑止され、優先回路３からはバス使
用許可信号ＡＣＫＩ°のみが出力される。このバス使用
許可信号はバス使用許可レジスタ４に保持され、バス使
用許可信号Ａ（、Ｋｌとして出力されると同時に、自ら
のバス使用要求信号を保持するバス使用要求レジスタ２
をリセットする。
ト４２．４３により抑止され、優先回路３からはバス使
用許可信号ＡＣＫＩ°のみが出力される。このバス使用
許可信号はバス使用許可レジスタ４に保持され、バス使
用許可信号Ａ（、Ｋｌとして出力されると同時に、自ら
のバス使用要求信号を保持するバス使用要求レジスタ２
をリセットする。
また、バス使用許可信号ＡＣＫＩはノアゲート５に入力
され、抑止信号１１１として優先回路３に入力されて他
のバス使用要求信号を抑止する。バス使用許可信号ＡＣ
ＫＩを受取ったデータ転送モジュールＭ１は、データ転
送終了後、データ転送終了信号ＥＮ旧を出力する。この
信号はオアゲート６にてオアされ、バス使用終了信号Ｅ
ＮＤとして許可レジスタ４をリセットする。
され、抑止信号１１１として優先回路３に入力されて他
のバス使用要求信号を抑止する。バス使用許可信号ＡＣ
ＫＩを受取ったデータ転送モジュールＭ１は、データ転
送終了後、データ転送終了信号ＥＮ旧を出力する。この
信号はオアゲート６にてオアされ、バス使用終了信号Ｅ
ＮＤとして許可レジスタ４をリセットする。
以下、バス使用要求信号ＲＥＱ２°、 ＲＥＱ３’ も
前記と同様に優先順位に従って受付けられるようになっ
ている。
前記と同様に優先順位に従って受付けられるようになっ
ている。
上述した従来のバス調停回路は、優先順位がハードウェ
アにより構成されているので、優先順位の変更が困難で
あり、又データ転送モジュールの数が大きくなると、優
先回路のハード量が極端に大きくなるという欠点がある
。
アにより構成されているので、優先順位の変更が困難で
あり、又データ転送モジュールの数が大きくなると、優
先回路のハード量が極端に大きくなるという欠点がある
。
発明の目的
本発明の目的は優先順位の変更やデータ転送モジュール
の追加に対してハードウェア量の増大なく柔軟に対応す
ることが可能なバス調停回路を提供することである。
の追加に対してハードウェア量の増大なく柔軟に対応す
ることが可能なバス調停回路を提供することである。
発明の構成
本発明によれば、複数のデータ転送モジュールからのバ
ス使用要求に対して予め定められている優先順位に従っ
てバス使用許可を与えるバス調停回路であって、前記優
先順位の変換のための変換データを設定自在な優先順位
変換設定スイッチと、この優先順位変換設定スイッチの
設定データと前記データ転送モジュールがらのバス使用
要求とをアドレス入力とし、バス使用許可データを予め
記憶した記憶手段とを含み、この記憶手段から続出され
たバス使用許可データによりバス使用許可をなすように
したことを特徴とするバス調停回路が得られる。
ス使用要求に対して予め定められている優先順位に従っ
てバス使用許可を与えるバス調停回路であって、前記優
先順位の変換のための変換データを設定自在な優先順位
変換設定スイッチと、この優先順位変換設定スイッチの
設定データと前記データ転送モジュールがらのバス使用
要求とをアドレス入力とし、バス使用許可データを予め
記憶した記憶手段とを含み、この記憶手段から続出され
たバス使用許可データによりバス使用許可をなすように
したことを特徴とするバス調停回路が得られる。
実施例
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すすブロック構成図でり
、第３図と同等部分は同一符号により示す。このバス調
停回路は、複数のデータ転送モジュールＭ１〜Ｍｎから
のバス使用要求信号ＲＥＱＩ〜ＲＥＱｎを保持する要求
レジスタ２と、優先順位バタンを変更するスイッチ回路
７と、複数のデータ転送モジュールＭ１〜Ｍｎからのバ
ス使用要求の優先度を決定し、スイッチ回路７の出力と
、複数のデータ転送モジュールのいずれか１つがバス使
用状態であることを示す回路９からの出力Ａ ＣＫ１１
２と、バス使用要求レジスタ２の出力とをアドレスとし
た優先パターン格納ＲＯＭ８と、ＲＯＭ８より出力され
たバス使用許可信号ＡＣＫＩ ’〜ＡＣＫｎ′を保持す
るバス使用許可レジスタ４とを備えている。
、第３図と同等部分は同一符号により示す。このバス調
停回路は、複数のデータ転送モジュールＭ１〜Ｍｎから
のバス使用要求信号ＲＥＱＩ〜ＲＥＱｎを保持する要求
レジスタ２と、優先順位バタンを変更するスイッチ回路
７と、複数のデータ転送モジュールＭ１〜Ｍｎからのバ
ス使用要求の優先度を決定し、スイッチ回路７の出力と
、複数のデータ転送モジュールのいずれか１つがバス使
用状態であることを示す回路９からの出力Ａ ＣＫ１１
２と、バス使用要求レジスタ２の出力とをアドレスとし
た優先パターン格納ＲＯＭ８と、ＲＯＭ８より出力され
たバス使用許可信号ＡＣＫＩ ’〜ＡＣＫｎ′を保持す
るバス使用許可レジスタ４とを備えている。
さらに、バス使用許可レジスタ４より出力されたバス使
用許可信号ＡＣＫ ｌ〜ＡＣＫｎは、各転送モジュール
Ｍ１〜Ｍｎに送出されると同時に、自分自身のバス使用
要求レジスタ２をリセツー・シ、複数のデータ転送モジ
ュールのいずれが１つがバス使用状態であることを示す
オアゲートからなる回路９と、データ転送終了時にバス
使用許可信号ＡＣＫ １〜ＡＣＫｎを不活性化するため
のオアゲートで構成されるリセット回路６とを備えてい
る。
用許可信号ＡＣＫ ｌ〜ＡＣＫｎは、各転送モジュール
Ｍ１〜Ｍｎに送出されると同時に、自分自身のバス使用
要求レジスタ２をリセツー・シ、複数のデータ転送モジ
ュールのいずれが１つがバス使用状態であることを示す
オアゲートからなる回路９と、データ転送終了時にバス
使用許可信号ＡＣＫ １〜ＡＣＫｎを不活性化するため
のオアゲートで構成されるリセット回路６とを備えてい
る。
第２図は、データ転送モジュールを３個とし、優先順位
を、スイッチ回路７の出力が“ｏｏ”の場合、バス使用
要求信号ＲＥＱ１．． ＲｅＯ２，Ｉ？ｌシＱ３とし、
スイッチ回路の出力が“ｏｌ”の場合、バス使用要求信
号ＲＥＱ２． ＲｅＯ３，ＲＥＱＩとし、スイッチ回路
の出力が“１０”の場合、バス使用要求信号ＲＥＱ３゜
ＲＥＱＩ、 ＲｅＯ２とした、３種類の優先順位を有し
た例である。
を、スイッチ回路７の出力が“ｏｏ”の場合、バス使用
要求信号ＲＥＱ１．． ＲｅＯ２，Ｉ？ｌシＱ３とし、
スイッチ回路の出力が“ｏｌ”の場合、バス使用要求信
号ＲＥＱ２． ＲｅＯ３，ＲＥＱＩとし、スイッチ回路
の出力が“１０”の場合、バス使用要求信号ＲＥＱ３゜
ＲＥＱＩ、 ＲｅＯ２とした、３種類の優先順位を有し
た例である。
次に、本実施例の動作について第１図、第２図に従って
説明する。ここでは、優先順位をバス使用要求信号ＲＥ
Ｑｌ、 ＲｅＯ２，ＲｅＯ３とした場合、つまりスイッ
チ回路７の出力が“ｏｏ″ （第２図のｓｗ−〇〇）の
場合について説明する。
説明する。ここでは、優先順位をバス使用要求信号ＲＥ
Ｑｌ、 ＲｅＯ２，ＲｅＯ３とした場合、つまりスイッ
チ回路７の出力が“ｏｏ″ （第２図のｓｗ−〇〇）の
場合について説明する。
バス使用要求信号ＲＥＱＩ、 ＲｅＯ２，ＲｅＯ３が同
時に本調停回路に入力されたとする。バス使用要求信号
ＲＥＱ１． ＲＥＱ２． ＲＥＱ３は夫々バス使用要求
レジスタ２にセットされてＲＯＭ８に入力される。この
ＲＯＭ８のアドレスは“０００１１１”となり、ＲＯＭ
データ“１００”が読出され、バス使用許可信号ＡＣＫ
Ｉ ’として出力される。
時に本調停回路に入力されたとする。バス使用要求信号
ＲＥＱ１． ＲＥＱ２． ＲＥＱ３は夫々バス使用要求
レジスタ２にセットされてＲＯＭ８に入力される。この
ＲＯＭ８のアドレスは“０００１１１”となり、ＲＯＭ
データ“１００”が読出され、バス使用許可信号ＡＣＫ
Ｉ ’として出力される。
このバス使用許可信号ＡＣＫＩ”は許可レジスタ４にセ
ットされ、バス使用許可信号ＡＣＫＩとして、バス使用
要求信号を出力した転送モジュールＭ１に送出される。
ットされ、バス使用許可信号ＡＣＫＩとして、バス使用
要求信号を出力した転送モジュールＭ１に送出される。
更に、バス使用π′１可信号ＡＣＫＩはバス使用許可レ
ジスタ４により出力されると同時に、自らのバス使用許
可信号を保持するバス使用要求レジスタ２をリセットし
、更にバス使用許可信号ＡＣＫＩを受取った転送モジュ
ールＭ１がバス使用状態であることを示すオアゲートか
らなる回路９に入力され、バス使用状態表示信号１１２
として、他の要求信号を抑止するためにＲＯＭ８の最上
位アドレスとして入力される。
ジスタ４により出力されると同時に、自らのバス使用許
可信号を保持するバス使用要求レジスタ２をリセットし
、更にバス使用許可信号ＡＣＫＩを受取った転送モジュ
ールＭ１がバス使用状態であることを示すオアゲートか
らなる回路９に入力され、バス使用状態表示信号１１２
として、他の要求信号を抑止するためにＲＯＭ８の最上
位アドレスとして入力される。
ここで、ＲＯＭアドレスは”１０００１１”となり、Ｒ
ＯＭデータは“０００”が読出され、バス使用要求信号
ＲＥＱ２． ＲＥＱ’３は抑止される。
ＯＭデータは“０００”が読出され、バス使用要求信号
ＲＥＱ２． ＲＥＱ’３は抑止される。
バス使用許可信号ＡＣＫＩを受取ったデータ転送モジュ
ールＭ１は、データ転送終了後、データ転送終了信号Ｅ
ＮＤＩをオアゲー１−６に送出する。このオアゲート１
０６はデータ転送終了信号ＥＮＤを出力し、バス使用許
可レジスタ４をリセットする。このレジスタ４がリセッ
トされると、バス要求抑止信号もリセットされ、他のバ
ス要求を受付は可能となる。
ールＭ１は、データ転送終了後、データ転送終了信号Ｅ
ＮＤＩをオアゲー１−６に送出する。このオアゲート１
０６はデータ転送終了信号ＥＮＤを出力し、バス使用許
可レジスタ４をリセットする。このレジスタ４がリセッ
トされると、バス要求抑止信号もリセットされ、他のバ
ス要求を受付は可能となる。
以下、バス使用要求信号ＲＥＱ２．旧ＥＱ８も前記と同
様に第２図の優先順位に従って受付けられる。本実施例
では、データ転送モジュール３個とした場合であるが、
本発明はこれに限定されるものではなく、データ転送モ
ジュールが増加してもＲＯＭのデータをそれに対応して
増大しておけば良いことは明らかである。
様に第２図の優先順位に従って受付けられる。本実施例
では、データ転送モジュール３個とした場合であるが、
本発明はこれに限定されるものではなく、データ転送モ
ジュールが増加してもＲＯＭのデータをそれに対応して
増大しておけば良いことは明らかである。
尚、優先回路８の例としてＲＯＭを用いているが、デー
タ書換え自在なＲＡＭを用いても良いことは勿論である
。
タ書換え自在なＲＡＭを用いても良いことは勿論である
。
発明の詳細
な説明したように、本発明によれば、複数のデータ転送
モジュールからのバス使用要求信号を調停する際に、ス
イッチ回路と複数の優先順位パターンを格納したメモリ
で構成した優先回路とを用いることにより、優先順位の
変更がスイッチ回路のみにより容易にてき、また、従来
では優先回路がアンドゲートやオアゲートで構成されて
いたため、データ転送モジュールの数が大きくなければ
なるほど優先回路のハード量も極端に大きくなってしま
うものが、メモリの内容のみにより容易にデータ転送モ
ジュールの増加に対応できるという効果がある。
モジュールからのバス使用要求信号を調停する際に、ス
イッチ回路と複数の優先順位パターンを格納したメモリ
で構成した優先回路とを用いることにより、優先順位の
変更がスイッチ回路のみにより容易にてき、また、従来
では優先回路がアンドゲートやオアゲートで構成されて
いたため、データ転送モジュールの数が大きくなければ
なるほど優先回路のハード量も極端に大きくなってしま
うものが、メモリの内容のみにより容易にデータ転送モ
ジュールの増加に対応できるという効果がある。
第１図は本発明の実施例のブロック図、第２図はＲＯＭ
ｇのアドレスと記憶データとの関係を示す図、第３図は
従来のバス調停回路のブロック図、第４図は第３図の優
先回路３の具体例を示す回路図である。 主要部分の符号の説明 １・・・・・・バス ７・・・・・スイッチ回路 ８・・・・・・ＲＯＭ Ｍ１〜Ｍｎ・・・・・・データ転送モジュル
ｇのアドレスと記憶データとの関係を示す図、第３図は
従来のバス調停回路のブロック図、第４図は第３図の優
先回路３の具体例を示す回路図である。 主要部分の符号の説明 １・・・・・・バス ７・・・・・スイッチ回路 ８・・・・・・ＲＯＭ Ｍ１〜Ｍｎ・・・・・・データ転送モジュル
Claims (1)
- （１）複数のデータ転送モジュールからのバス使用要求
に対して予め定められている優先順位に従ってバス使用
許可を与えるバス調停回路であって、前記優先順位の変
換のための変換データを設定自在な優先順位変換設定ス
イッチと、この優先順位変換設定スイッチの設定データ
と前記データ転送モジュールからのバス使用要求とをア
ドレス入力とし、バス使用許可データを予め記憶した記
憶手段とを含み、この記憶手段から読出されたバス使用
許可データによりバス使用許可をなすようにしたことを
特徴とするバス調停回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14912790A JPH0442342A (ja) | 1990-06-07 | 1990-06-07 | バス調停回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14912790A JPH0442342A (ja) | 1990-06-07 | 1990-06-07 | バス調停回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0442342A true JPH0442342A (ja) | 1992-02-12 |
Family
ID=15468320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14912790A Pending JPH0442342A (ja) | 1990-06-07 | 1990-06-07 | バス調停回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442342A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6269418B1 (en) * | 1997-07-14 | 2001-07-31 | Nec Corporation | Priority-based shared bus request signal mediating circuit |
| US7774591B2 (en) | 2006-01-05 | 2010-08-10 | Nec Corporation | Data processing device and data processing method |
| US7822945B2 (en) | 2006-02-06 | 2010-10-26 | Nec Corporation | Configuration managing device for a reconfigurable circuit |
| US9322172B2 (en) | 2010-07-16 | 2016-04-26 | Southeast University | Concrete structure member strengthened with prestressed FRP elements |
-
1990
- 1990-06-07 JP JP14912790A patent/JPH0442342A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6269418B1 (en) * | 1997-07-14 | 2001-07-31 | Nec Corporation | Priority-based shared bus request signal mediating circuit |
| US7774591B2 (en) | 2006-01-05 | 2010-08-10 | Nec Corporation | Data processing device and data processing method |
| US7822945B2 (en) | 2006-02-06 | 2010-10-26 | Nec Corporation | Configuration managing device for a reconfigurable circuit |
| US9322172B2 (en) | 2010-07-16 | 2016-04-26 | Southeast University | Concrete structure member strengthened with prestressed FRP elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6718422B1 (en) | Enhanced bus arbiter utilizing variable priority and fairness | |
| MY103859A (en) | Communication processor for a packet-switched network. | |
| US5752043A (en) | Interrupt control system provided in a computer | |
| US7426621B2 (en) | Memory access request arbitration | |
| US5640519A (en) | Method and apparatus to improve latency experienced by an agent under a round robin arbitration scheme | |
| US9697118B1 (en) | Memory controller with interleaving and arbitration scheme | |
| JPH0442342A (ja) | バス調停回路 | |
| JPH10262272A (ja) | 時分割多重化通信媒体の簡単なインターフェース | |
| JPS6242306B2 (ja) | ||
| JPH05143526A (ja) | バス調停回路 | |
| JPS6361697B2 (ja) | ||
| US6868457B2 (en) | Direct memory access controller, direct memory access device, and request device | |
| JP3042744B2 (ja) | アクセス調停方式 | |
| JPS63245743A (ja) | メモリアクセス方式 | |
| JPH0452748A (ja) | バス調停回路 | |
| JPH0235551A (ja) | チャネル装置におけるアドレス変換方式 | |
| JP2913702B2 (ja) | マルチプロセッサシステムのアクセス受付制御方式 | |
| JP3201439B2 (ja) | ダイレクト・メモリ・アクセス・制御回路 | |
| JP2972557B2 (ja) | データ転送制御装置および制御方法 | |
| JPH0452749A (ja) | バス調停回路 | |
| JPH04346140A (ja) | 共有メモリのアクセス制御装置 | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
| JPH04369753A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPH04178869A (ja) | マルチプロセッサシステムの割込み制御装置とその割込み通信方法 | |
| JPH02181855A (ja) | バス優先権判定回路 |